CN210778579U - 一种防静电基板结构 - Google Patents
一种防静电基板结构 Download PDFInfo
- Publication number
- CN210778579U CN210778579U CN201921198704.9U CN201921198704U CN210778579U CN 210778579 U CN210778579 U CN 210778579U CN 201921198704 U CN201921198704 U CN 201921198704U CN 210778579 U CN210778579 U CN 210778579U
- Authority
- CN
- China
- Prior art keywords
- copper
- virtual
- area
- substrate
- virtual copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本实用新型公开了一种防静电基板结构,属于半导体芯片封装技术领域。所述基板(100)划分为若干个阵列排布的芯片粘贴区域Ⅰ、横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ,芯片粘贴区域Ⅰ分布于的横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ的中央;所述基板(100)还包括金属连接线(1)、虚拟铜块(3),所述虚拟铜块(3)设置于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,呈阵列分布;所述金属连接线(1)设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,或者设置于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,连接相邻虚拟铜块(3),且接地。本实用新型的虚拟铜块可以改善基板的翘曲表现,金属连接线和连接通孔可以消除静电问题。
Description
技术领域
本实用新型涉及一种防静电基板结构,属于半导体封装技术领域。
背景技术
基板是制造PCB的基本材料,随着基板上的元件电路的增加,元件以及电路之间的距离不断地缩小,密度也越来越大。因此在高精密的线路板中,对静电的要求十分严格,静电不仅会影响元件的正常工作,严重时还会直接损害元件以及电路,烧坏线路板,造成毁灭性的影响。而传统的基板在封装的过程中往往存在静电、翘曲等潜在风险。
发明内容
本实用新型的目的在于克服现有技术中存在的不足,提供一种防静电基板结构,以提高基板可靠性。
本实用新型的目的是这样实现的:
本实用新型一种防静电基板结构,其包括基板,所述基板划分为若干个阵列排布的芯片粘贴区域Ⅰ、横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ,芯片粘贴区域Ⅰ分布于的横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ的中央;
所述基板还包括金属连接线、虚拟铜块,所述虚拟铜块设置于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,呈阵列分布;
所述金属连接线1设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,或者设置于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,连接相邻虚拟铜块,且接地。
进一步地,所述基板呈条状。
进一步地,所述基板由两层或两层以上组成。
进一步地,所述虚拟铜块设置于基板的每一层,呈阵列分布,且层与层之间的位置交错。
进一步地,层与层之间,所述虚拟铜块位置重叠区域范围为40%~60%。
进一步地,还包括通孔,所述通孔离散地设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,或者分布于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,或者设置于虚拟铜块内,所述金属连接线连接相邻通孔、通孔与虚拟铜块,且接地。
进一步地,还包括通孔,所述通孔于同一位置贯穿基板的每一层,其设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,或者分布于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,或者设置于虚拟铜块内,所述金属连接线连接相邻通孔、通孔与虚拟铜块,且接地。
有益效果
本实用新型提供了一种防静电基板结构,本方案展示了集成电路封装***的基板设计,其中包括虚拟铜块、连接线、以及将虚拟铜块和各层线路连接在一起的连接通孔的设计。虚拟铜块可以改善基板的翘曲表现,金属连接线和连接通孔可以消除静电问题。
附图说明
图1为本实用新型一种防静电基板结构的实施例一的局部结构放大正视示意图;
图2为本实用新型一种防静电基板结构的实施例二的局部结构放大正视示意图;
图3为本实用新型一种防静电基板结构的实施例二的局部结构放大侧视示意图;
图4为图3的虚拟铜块的正视示意图和侧视示意图;
其中,
基板100
金属连接线1
通孔2
虚拟铜块3
表面层Ⅰ10
中间层Ⅱ20
中间层Ⅲ30
底面层Ⅳ40。
具体实施方式
下面结合附图对本实用新型的具体实施方式进行详细说明。为了易于说明,可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“在…上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外,空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向),本文所使用的空间相对描述可因此进行类似的解释。
实施例一
本实用新型一种防静电基板结构,如图1所示,基板100呈条状,其划分为若干个阵列排布的芯片粘贴区域Ⅰ、横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ,芯片粘贴区域Ⅰ分布于的横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ的中央。横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ均为非功能区域。
基板100还包括金属连接线1、虚拟铜块3。
虚拟铜块3可以呈矩形或圆形,设置于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,呈阵列分布,其可以有效地提高基板的平整度,改善基板的翘曲问题。
金属连接线1可以设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,也可以设置于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,其用于实现相邻虚拟铜块3之间的连接。金属连接线1通过基板边的虚拟铜块3与机器相连,形成接地效应,由此可以带走芯片封装过程的静电,起到ESD保护的作用。
实施例二
本实用新型一种防静电基板结构,基板100呈条状,其由若干层组成,如图2、图3和图4所示,以四层结构示意,包括表面层Ⅰ10、中间层Ⅱ20、中间层Ⅲ30和底面层Ⅳ40,表面层Ⅰ10划分为若干个阵列排布的芯片粘贴区域Ⅰ、横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ,芯片粘贴区域Ⅰ分布于的横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ的中央。横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ均为非功能区域。
基板100还包括金属连接线1、通孔2、虚拟铜块3。
虚拟铜块3可以呈矩形或圆形,设置于表面层Ⅰ10的横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,呈阵列分布,其可以有效地提高基板的平整度,改善基板的翘曲问题。虚拟铜块3还设置于中间层Ⅱ20、中间层Ⅲ30和底面层Ⅳ40,中间层Ⅱ20、中间层Ⅲ30和底面层Ⅳ40也设置横向铜区域和纵向铜区域。虚拟铜块3仍呈阵列分布,且层与层之间的位置交错,以避免材料内部应力由于相似结构所造成的应力集中而导致基板发生大幅度的翘曲。一般地,层与层之间的虚拟铜块位置重叠区域控制在40%~60%,可以有效地提升抗翘曲能力,如图4所示,上图为正视图,下图为侧视图。
通孔2离散地设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,也可以分布于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,甚至是虚拟铜块3内。通孔2还可以是于同一位置贯穿基板的通孔,其贯穿表面层I 10,中间层Ⅱ20、中间层Ⅲ30和底面层Ⅳ40。通孔2的大小根据实际需要确定。通孔2与每一层之前的虚拟铜块3连接并形成层与层之间的相互连接,如图3所示。
金属连接线1可以设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,也可以设置于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,其用于实现相邻通孔2之间、相邻虚拟铜块3之间、通孔2与虚拟铜块3的连接。
金属连接线1通过基板边的虚拟铜块与机器相连,形成接地效应,由此可以带走芯片封装过程的静电,起到ESD保护的作用。
以上所述的具体实施方式,对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明,所应理解的是,以上所述仅为本实用新型的具体实施方式而已,并不用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (7)
1.一种防静电基板结构,其包括基板(100),其特征在于,所述基板(100)包括若干个阵列排布的芯片粘贴区域Ⅰ、横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ,芯片粘贴区域Ⅰ分布于横向虚拟铜区域Ⅱ、纵向虚拟铜区域Ⅲ的中央;
所述基板(100)还包括金属连接线(1)、虚拟铜块(3),所述虚拟铜块(3)设置于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,呈阵列分布;
所述金属连接线(1)设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,或者设置于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,连接相邻虚拟铜块(3),且接地。
2.根据权利要求1所述的防静电基板结构,其特征在于,所述基板(100)呈条状。
3.根据权利要求1所述的防静电基板结构,其特征在于,所述基板(100)由两层或两层以上组成。
4.根据权利要求3所述的防静电基板结构,其特征在于,所述虚拟铜块(3)设置于基板(100)的每一层,呈阵列分布,且层与层之间的位置交错。
5.根据权利要求4所述的防静电基板结构,其特征在于,层与层之间,所述虚拟铜块位置重叠区域范围为40%~60%。
6.根据权利要求2或3或4或5所述的防静电基板结构,其特征在于,还包括通孔(2),所述通孔(2)离散地设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,或者分布于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,或者设置于虚拟铜块(3)内,所述金属连接线(1)连接相邻通孔(2)、通孔(2)与虚拟铜块(3),且接地。
7.根据权利要求3或4所述的防静电基板结构,其特征在于,还包括通孔(2),所述通孔(2)于同一位置贯穿基板(100)的每一层,其设置于芯片粘贴区域Ⅰ内的相邻芯片粘贴区域之间的切割道上,或者分布于横向虚拟铜区域Ⅱ和/或纵向虚拟铜区域Ⅲ,或者设置于虚拟铜块(3)内,所述金属连接线(1)连接相邻通孔(2)、通孔(2)与虚拟铜块(3),且接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921198704.9U CN210778579U (zh) | 2019-07-29 | 2019-07-29 | 一种防静电基板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921198704.9U CN210778579U (zh) | 2019-07-29 | 2019-07-29 | 一种防静电基板结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210778579U true CN210778579U (zh) | 2020-06-16 |
Family
ID=71046468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921198704.9U Active CN210778579U (zh) | 2019-07-29 | 2019-07-29 | 一种防静电基板结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210778579U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024082495A1 (zh) * | 2022-10-21 | 2024-04-25 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
-
2019
- 2019-07-29 CN CN201921198704.9U patent/CN210778579U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024082495A1 (zh) * | 2022-10-21 | 2024-04-25 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102666151B1 (ko) | 반도체 패키지 | |
CN103996670B (zh) | 半导体装置 | |
CN105321933A (zh) | 具有顺形电磁屏蔽结构的半导体封装件及其制造方法 | |
CN101420819A (zh) | 印刷线路板以及电子设备 | |
US20070152310A1 (en) | Electrical ground method for ball stack package | |
CN104425459A (zh) | 半导体装置及半导体装置的检查方法 | |
US11710713B2 (en) | Semi-conductor package structure | |
CN210778579U (zh) | 一种防静电基板结构 | |
CN104347577A (zh) | 重新分布板、电子组件和模块 | |
CN103872004B (zh) | 芯片结构及多芯片堆迭封装 | |
US7816610B2 (en) | Layout circuit | |
US9867282B2 (en) | Circuit board with corner hollows | |
CN203165882U (zh) | 堆叠封装结构 | |
US10553558B2 (en) | Semiconductor device | |
US6501664B1 (en) | Decoupling structure and method for printed circuit board component | |
CN101150123A (zh) | 具有电磁屏蔽罩盖的半导体封装结构 | |
US8981236B2 (en) | Printed circuit board | |
CN116666349A (zh) | 半导体封装结构 | |
KR102647476B1 (ko) | 패키지 구조물들 내의 전원 접지의 배열 | |
US7939951B2 (en) | Mounting substrate and electronic apparatus | |
US20230307339A1 (en) | Electronic package and manufacturing method thereof | |
CN219476680U (zh) | ***级封装结构及其电路结构和电子设备 | |
CN217426718U (zh) | 半导体封装件 | |
CN209390446U (zh) | 一种散热焊盘及pcb板 | |
US8278769B2 (en) | Compound semiconductor device and connectors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |