CN210745040U - 交流伺服驱动器以及交流伺服驱动*** - Google Patents

Abstract

本申请公开了一种交流伺服驱动器以及交流伺服驱动***，该交流伺服驱动器包括集成在FPGA中的电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块；电流信号处理单元输出调理运算后的电流信号；编码器信号处理单元输出计算后的旋转位置信号及旋转速度信号；控制单元得到PWM控制信号；PWM信号生成模块生成用于驱动交流伺服电机的PWM信号。本申请通过将电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块集成在FPGA中，实现交流伺服电机的位置、速度和电流闭环控制，去除了现有的DSP+FPGA控制方案的通信性能瓶颈，降低了交流伺服驱动器成本，提升了交流伺服驱动***性能。

Description

交流伺服驱动器以及交流伺服驱动***

技术领域

本申请涉及控制技术领域，尤其涉及一种交流伺服驱动器以及交流伺服驱动***。

背景技术

交流伺服驱动器具有高性能的特点，是运动控制***的核心，在工业控制中广泛应用。交流伺服驱动器的性能指标主要包括调速范围、定位精度、稳速精度和频率响应等。交流伺服驱动器主要分为控制部分和功率部分，前者完成运算、控制等弱电信号的处理，后者把弱电信号转换为强电信号以便驱动伺服电机。

交流伺服驱动器的控制部分包括软件功能单元和逻辑功能单元，前者一般用DSP(Digital Signal Processor，数字信号处理器)或者MCU(MicrocontrollerUnit，微控制单元)实现，完成位置环、速度环、通信、键盘检测、显示等对处理速度要求较低的功能；后者一般用FPGA(Field Programmable Gate Array，现场可编程门阵列)实现，主要完成电流环、PWM(Pulse width modulation，脉冲宽度调制)信号生成、编码器信号处理等运算量大、实时性要求高的任务。

由于交流伺服驱动器的控制需要进行大量复杂的运算，不同功能模块之间也需要频繁的大量数据的交互，因此DSP+FPGA的双芯片方案在两个芯片互联的地方将成为交流伺服驱动器设计的瓶颈。具体地，DSP内部总线一般是32位的，频率可以超过500MHz；FPGA内部也可以轻松实现32位总线，频率可以达到400MHz或者更高；但是当两个芯片互联时，由于DSP的管脚数有限，常见情况下互联总线只能使用16位，频率也很难超过200MHz。因而成为交流伺服驱动器***的瓶颈，阻碍***性能的提升。

实用新型内容

本申请的主要目的在于提出一种交流伺服驱动器以及交流伺服驱动***，旨在解决现有交流伺服驱动器存在的性能提升问题。

为实现上述目的，本申请实施例第一方面提供一种交流伺服驱动器，所述交流伺服驱动控制器包括集成在FPGA中的电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块；

所述电流信号处理单元，用于获取交流伺服电机的电流信号，并输出调理运算后的电流信号；

所述编码器信号处理单元，用于获取所述交流伺服电机的旋转位置及旋转速度，输出计算后的旋转位置信号及旋转速度信号；

所述控制单元，用于根据调理运算后的的电流数字信号、计算后的旋转位置数字信号和旋转速度数字信号，得到PWM控制信号；

所述PWM信号生成模块，用于根据所述PWM控制信号生成PWM信号；所述PWM信号用于驱动所述交流伺服电机。

在一种实施方式中，所述控制单元通过并行总线与所述电流信号处理单元、所述编码器信号处理单元以及所述PWM信号生成模块通讯连接。

在一种实施方式中，所述交流伺服驱动器还包括集成在所述FPGA中的通讯接口；

所述通讯接口，用于与上位机进行通讯。

在一种实施方式中，所述通讯接口包括RS-485、RS232、Modbus、Profibus、EtherCAT中的至少一种。

在一种实施方式中，所述交流伺服驱动器还包括集成在所述FPGA中的显示单元；

所述显示单元，用于显示所述交流伺服电机的电流数字信号、旋转位置数字信号及旋转速度数字信号中的至少一种。

在一种实施方式中，所述交流伺服驱动器还包括集成在FPGA中的输入单元；

所述输入单元，用于接收用户指令并输出对应的旋转速度数据；所述旋转速度数据用于计算所述PWM控制信号。

在一种实施方式中，所述交流伺服驱动器还包括集成在FPGA中的故障处理单元；

所述故障处理单元，用于获取所述交流伺服电机的故障信号，根据所述交流伺服电机的故障信号输出抱闸控制信号控制所述交流伺服电机停止工作。

在一种实施方式中，所述FPGA为内嵌CPU核的FPGA或者为无内嵌CPU核的FPGA。

此外，为实现上述目的，本申请实施例第二方面提供一种伺服驱动***，所述伺服驱动***包括上位机、第一方面所述的交流伺服驱动器、以及交流伺服电机。

本申请实施例提供的交流伺服驱动器以及交流伺服驱动***，通过将电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块集成在FPGA中，实现交流伺服电机的位置、速度和电流闭环控制，去除了现有的DSP+FPGA控制方案的通信性能瓶颈，降低了交流伺服驱动器成本，提升了交流伺服驱动***性能。

附图说明

图1为本申请实施例的交流伺服驱动器结构示意图；

图2为本申请实施例的交流伺服驱动器另一结构示意图；

图3为本申请实施例的交流伺服驱动***结构示意图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

现在将参考附图描述实现本申请各个实施例的。在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身并没有特定的意义。

在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

第一实施例：

如图1所示，本申请第一实施例提供一种交流伺服驱动器，该交流伺服驱动器包括集成在FPGA中的电流信号处理单元10、编码器信号处理单元20、控制单元30以及PWM信号生成模块40；

所述电流信号处理单元10，用于获取交流伺服电机的电流信号，并输出调理运算后的电流信号；

所述编码器信号处理单元20，用于获取所述交流伺服电机的旋转位置及旋转速度，输出计算后的旋转位置信号及旋转速度信号；

所述控制单元30，用于根据调理运算后的的电流数字信号、计算后的旋转位置数字信号和旋转速度数字信号，得到PWM控制信号；

所述PWM信号生成模块40，用于根据所述PWM控制信号生成PWM信号；所述PWM信号用于驱动所述交流伺服电机。

在本实施例中，所述FPGA可以为内嵌CPU核的FPGA，例如赛灵思(Xilinx)的ZYNQ系列和英特尔的Cyclone V SoC FPGA,在该硬核中编程实现软件功能单元。也可以为无内嵌CPU核的FPGA，在FPGA内部使用软核(例如MicroBlaze、NIOS、RISC-V等)并编写程序实现所需的软件功能单元。

在本实施例中，所述控制单元30通过并行总线与所述电流信号处理单元10、所述编码器信号处理单元20以及所述PWM信号生成模块40通讯连接。

请参考图2所示，在一种实施方式中，所述交流伺服驱动器还包括集成在所述FPGA中的通讯接口50；

所述通讯接口50，用于与上位机进行通讯。

在该实施方式中，所述通讯接口包括RS-485、RS232、Modbus、Profibus、EtherCAT中的至少一种。

请参考图2所示，在一种实施方式中，所述交流伺服驱动器还包括集成在所述FPGA中的显示单元60；

所述显示单元60，用于显示所述交流伺服电机的电流数字信号、旋转位置数字信号及旋转速度数字信号中的至少一种。

请再参考图2所示，在一种实施方式中，所述交流伺服驱动器还包括集成在FPGA中的输入单元70；

所述输入单元70，用于接收用户指令并输出对应的旋转速度数据；所述旋转速度数据用于计算所述PWM控制信号。

在一种实施方式中，所述交流伺服驱动器还包括集成在FPGA中的故障处理单元(附图未示出)；

所述故障处理单元，用于获取所述交流伺服电机的故障信号，根据所述交流伺服电机的故障信号输出抱闸控制信号控制所述交流伺服电机停止工作。

本申请实施例的交流伺服驱动器的工作步骤大致如下：

在交流伺服电机的运行过程中，由输入单元70输入设定交流伺服电机的转速，通过输入单元70完成电机转速的增减、正反转和制动等功能，输出对应的旋转速度数据，由控制单元30完成控制***的给定输入：控制单元30在获得给定转速后，控制PWM信号生成模块40产生PWM波，进而控制交流伺服电机的转速。

同时电流信号处理单元10和编码器信号处理单元20获取交流伺服电机的电流、转速以及位置信号，输出交流伺服电机的电流数字信号、旋转位置数字信号及旋转速度数字信号，然后通过控制单元30进行电流环、速度环以及位置环的闭环控制。同时对显示单元60写入数据，将伺服电机运行的数据反馈给用户。

同时故障处理单元获取所述交流伺服电机的故障信号，根据所述交流伺服电机的故障信号输出抱闸控制信号控制所述交流伺服电机停止工作。

本申请实施例提供的交流伺服驱动器，通过将电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块集成在FPGA中，实现交流伺服电机的位置、速度和电流闭环控制，去除了现有的DSP+FPGA控制方案的通信性能瓶颈，降低了交流伺服驱动器成本，提升了交流伺服驱动***性能。

第二实施例：

参照图3，图3为本申请第二实施例提供的一种伺服驱动***，所述伺服驱动***包括上位机、交流伺服驱动器以及交流伺服电机。

其中，交流伺服驱动器可参考前述内容，在此不作赘述。

本申请实施例提供的变频微波炉电源电路，通过将电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块集成在FPGA中，实现交流伺服电机的位置、速度和电流闭环控制，去除了现有的DSP+FPGA控制方案的通信性能瓶颈，降低了交流伺服驱动器成本，提升了交流伺服驱动***性能。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种交流伺服驱动器，其特征在于，所述交流伺服驱动控制器包括集成在FPGA中的电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块；

所述电流信号处理单元，用于获取交流伺服电机的电流信号，并输出调理运算后的电流信号；

所述编码器信号处理单元，用于获取所述交流伺服电机的旋转位置及旋转速度，输出计算后的旋转位置信号及旋转速度信号；

所述控制单元，用于根据调理运算后的电流数字信号、计算后的旋转位置数字信号和旋转速度数字信号，得到PWM控制信号；

所述PWM信号生成模块，用于根据所述PWM控制信号生成PWM信号；所述PWM信号用于驱动所述交流伺服电机。

2.根据权利要求1所述的交流伺服驱动器，其特征在于，所述控制单元通过并行总线与所述电流信号处理单元、所述编码器信号处理单元以及所述PWM信号生成模块通讯连接。

3.根据权利要求1所述的交流伺服驱动器，其特征在于，所述交流伺服驱动器还包括集成在所述FPGA中的通讯接口；

所述通讯接口，用于与上位机进行通讯。

4.根据权利要求3所述的交流伺服驱动器，其特征在于，所述通讯接口包括RS-485、RS232、Modbus、Profibus、EtherCAT中的至少一种。

5.根据权利要求1所述的交流伺服驱动器，其特征在于，所述交流伺服驱动器还包括集成在所述FPGA中的显示单元；

所述显示单元，用于显示所述交流伺服电机的电流数字信号、旋转位置数字信号及旋转速度数字信号中的至少一种。

6.根据权利要求1所述的交流伺服驱动器，其特征在于，所述交流伺服驱动器还包括集成在FPGA中的输入单元；

所述输入单元，用于接收用户指令并输出对应的旋转速度数据；所述旋转速度数据用于计算所述PWM控制信号。

7.根据权利要求1所述的交流伺服驱动器，其特征在于，所述交流伺服驱动器还包括集成在FPGA中的故障处理单元；

所述故障处理单元，用于获取所述交流伺服电机的故障信号，根据所述交流伺服电机的故障信号输出抱闸控制信号控制所述交流伺服电机停止工作。

8.根据权利要求1所述的交流伺服驱动器，其特征在于，所述FPGA为内嵌CPU核的FPGA或者为无内嵌CPU核的FPGA。

9.一种伺服驱动***，其特征在于，所述伺服驱动***包括上位机、权利要求1-8任一所述的交流伺服驱动器、以及交流伺服电机。

Images