CN210668355U - 一种适用于mos管封装的共用型跳线结构 - Google Patents
一种适用于mos管封装的共用型跳线结构 Download PDFInfo
- Publication number
- CN210668355U CN210668355U CN201922204621.2U CN201922204621U CN210668355U CN 210668355 U CN210668355 U CN 210668355U CN 201922204621 U CN201922204621 U CN 201922204621U CN 210668355 U CN210668355 U CN 210668355U
- Authority
- CN
- China
- Prior art keywords
- chip
- grid
- welding boss
- jumper
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型涉及MOS管封装技术领域，尤其涉及一种适用于MOS管封装的共用型跳线结构，包括源极跳线本体和栅极跳线本体，源极跳线本体和栅极跳线本体呈左右分布结构，源极跳线本体具有外边框，上部为与被焊接芯片源极可焊区域面积相匹配的芯片源极区域焊接凸台，中部为第一平面，下部为固定面积的芯片源极引脚焊接凸台，栅极跳线本体具有外边框，上部为与被焊接芯片栅极可焊区域面积相匹配的芯片栅极区域焊接凸台，中部为第二平面，下部为与固定面积的芯片栅极引脚焊接凸台，本案将源极跳线本体和栅极跳线本体的外形及其上的引脚焊接凸台面积固定，而将其上的芯片焊接凸台面积设为可调，因而在针对多款芯片开发跳线结构模具时，降低开模费用。
Description
技术领域
本实用新型涉及MOS管封装技术领域，尤其涉及一种适用于MOS管封装的共用型跳线结构。
背景技术
在集成电路封装技术领域，对MOS管器件进行封装时，芯片本体和芯片引脚之间的电路连接通常通过使用跳线来实现，但在实际应用过程中，由于不同的MOS管芯片大小尺寸不同，如果按照尺寸分类，会存在很多种类的MOS管芯片，若针对每一种MOS管芯片都设计一款跳线，则对于芯片封装厂商来说，将会产生高昂的模具开发费用，跳线的设计成本太高，进而会导致芯片封装成本居高不下，不利于芯片封装厂商获得较高的市场竞争力。
实用新型内容
针对现有技术中的问题，本实用新型提供一种适用于MOS管封装的共用型跳线结构。
为实现以上技术目的，本实用新型的技术方案是：
一种适用于MOS管封装的共用型跳线结构，包括源极跳线本体和栅极跳线本体，所述源极跳线本体和栅极跳线本体呈左右分布结构，所述源极跳线本体具有外边框，所述源极跳线本体上部为芯片源极区域焊接凸台，中部为第一平面，下部为芯片源极引脚焊接凸台，所述芯片源极区域焊接凸台面积与被焊接芯片源极可焊区域面积相匹配，所述芯片源极引脚焊接凸台面积固定，所述栅极跳线本体具有外边框，所述栅极跳线本体上部为芯片栅极区域焊接凸台，中部为第二平面，下部为芯片栅极引脚焊接凸台，所述芯片栅极区域焊接凸台面积与被焊接芯片栅极可焊区域面积相匹配，所述芯片栅极引脚焊接凸台面积固定。
作为优选，所述芯片源极区域焊接凸台的表面呈圆形、矩形或者正多边形。
作为优选，所述芯片栅极区域焊接凸台的表面呈圆形、矩形或者正多边形。
作为优选，所述芯片源极区域焊接凸台和芯片栅极区域焊接凸台高度相同。
作为优选，所述芯片源极引脚焊接凸台和芯片栅极引脚焊接凸台高度相同。
作为优选，所述源极跳线本体上部宽度大于下部宽度。
作为优选，所述栅极跳线本体上部宽度小于下部宽度。
作为优选，所述第一平面与芯片源极区域焊接凸台和芯片源极引脚焊接凸台的连接处均为坡面。
作为优选，所述第二平面与芯片栅极区域焊接凸台和芯片栅极引脚焊接凸台的连接处均为坡面。
从以上描述可以看出，本实用新型具备以下优点：
本实用新型将源极跳线本体和栅极跳线本体的外形以及两个本体上的芯片栅极引脚焊接凸台和芯片源极引脚焊接凸台面积固定，而将两个本体上的芯片源极区域焊接凸台和芯片栅极区域焊接凸台面积设为可调，从而在针对多款芯片开发跳线结构模具时，由于源极跳线本体的基本结构和栅极跳线本体的基本结构均相同，多款芯片可以共用模具的大部分结构，只要根据不同的芯片尺寸开发对应于加工源极跳线本体上芯片源极区域焊接凸台和栅极跳线本体上芯片栅极区域焊接凸台的部分模具零件即可，大大降低了跳线结构的开模费用，同时在跳线装填作业时，针对不同芯片焊接凸台跳线机种，焊接设备无需更换零件，可直接开机作业，增加了操作的便利性，提高了生产效率。
附图说明
图1是本实用新型的结构示意图；
图2是本实用新型源极跳线本体的结构示意图；
图3是本实用新型栅极跳线本体的结构示意图。
具体实施方式
结合图1至图2，详细说明本实用新型的一个具体实施例，但不对本实用新型的权利要求做任何限定。
如图1至图2所示，一种适用于MOS管封装的共用型跳线结构，包括源极跳线本体1和栅极跳线本体2，源极跳线本体1和栅极跳线本体2呈左右分布结构；
源极跳线本体1具有外边框11，源极跳线本体1上部为芯片源极区域焊接凸台12，中部为第一平面13，下部为芯片源极引脚焊接凸台14，芯片源极区域焊接凸台12面积与被焊接芯片源极可焊区域面积相匹配，芯片源极引脚焊接凸台14面积固定，第一平面13与芯片源极区域焊接凸台12和芯片源极引脚焊接凸台14的连接处均为坡面15，源极跳线本体1上部宽度大于下部宽度；
栅极跳线本体2具有外边框21，栅极跳线本体2上部为芯片栅极区域焊接凸台22，中部为第二平面23，下部为芯片栅极引脚焊接凸台24，芯片栅极区域焊接凸台22面积与被焊接芯片栅极可焊区域面积相匹配，芯片栅极引脚焊接凸台24面积固定，第二平面23与芯片栅极区域焊接凸台22和芯片栅极引脚焊接凸台24的连接处均为坡面25，栅极跳线本体2上部宽度小于下部宽度；
芯片源极区域焊接凸台12和芯片栅极区域焊接凸台22高度相同，芯片源极引脚焊接凸台12和芯片栅极引脚焊接凸台22高度相同。
本实用新型总源极跳线本体1在左侧，栅极跳线本体2在右侧，与芯片电路设计方向相匹配，结构更合理。
具体应用时，芯片源极区域焊接凸台的表面可以根据被焊接芯片可焊区域面积设计为圆形、矩形、正多边形或者其他不规则形状。
具体应用时，芯片栅极区域焊接凸台的表面可以根据被焊接芯片可焊区域面积设计为圆形、矩形、正多边形或者其他不规则形状。
本实用新型将源极跳线本体和栅极跳线本体的外形以及两个本体上的引脚焊接凸台面积固定，而将两个本体上的芯片焊接凸台面积设为可调，从而在针对多款芯片开发跳线结构模具时，由于栅极跳线本体的基本结构和源极跳线本体的基本结构均相同，多款芯片可以共用模具的大部分结构，只要根据不同的芯片尺寸开发对应于加工栅极跳线本体上芯片焊接凸台和源极跳线本体的部分模具即可，大大降低了跳线结构的开模费用。
综上所述，本实用新型具有以下优点：
本实用新型将源极跳线本体和栅极跳线本体的外形以及两个本体上的芯片栅极引脚焊接凸台和芯片源极引脚焊接凸台面积固定，而将两个本体上的芯片源极区域焊接凸台和芯片栅极区域焊接凸台面积设为可调，从而在针对多款芯片开发跳线结构模具时，由于源极跳线本体的基本结构和栅极跳线本体的基本结构均相同，多款芯片可以共用模具的大部分结构，只要根据不同的芯片尺寸开发对应于加工源极跳线本体上芯片源极区域焊接凸台和栅极跳线本体上芯片栅极区域焊接凸台的部分模具零件即可，大大降低了跳线结构的开模费用，同时在跳线装填作业时，针对不同芯片焊接凸台跳线机种，焊接设备无需更换零件，可直接开机作业，增加了操作的便利性，提高了生产效率。
可以理解的是，以上关于本实用新型的具体描述，仅用于说明本实用新型而并非受限于本实用新型实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本实用新型进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本实用新型的保护范围之内。
Claims (9)
1.一种适用于MOS管封装的共用型跳线结构，其特征在于：包括源极跳线本体和栅极跳线本体，所述源极跳线本体和栅极跳线本体呈左右分布结构，所述源极跳线本体具有外边框，所述源极跳线本体上部为芯片源极区域焊接凸台，中部为第一平面，下部为芯片源极引脚焊接凸台，所述芯片源极区域焊接凸台面积与被焊接芯片源极可焊区域面积相匹配，所述芯片源极引脚焊接凸台面积固定，所述栅极跳线本体具有外边框，所述栅极跳线本体上部为芯片栅极区域焊接凸台，中部为第二平面，下部为芯片栅极引脚焊接凸台，所述芯片栅极区域焊接凸台面积与被焊接芯片栅极可焊区域面积相匹配，所述芯片栅极引脚焊接凸台面积固定。
2.根据权利要求1所述的一种适用于MOS管封装的共用型跳线结构，其特征在于：所述芯片源极区域焊接凸台的表面呈圆形、矩形或者正多边形。
3.根据权利要求1所述的一种适用于MOS管封装的共用型跳线结构，其特征在于：所述芯片栅极区域焊接凸台的表面呈圆形、矩形或者正多边形。
4.根据权利要求1所述的一种适用于MOS管封装的共用型跳线结构，其特征在于：所述芯片源极区域焊接凸台和芯片栅极区域焊接凸台高度相同。
5.根据权利要求1所述的一种适用于MOS管封装的共用型跳线结构，其特征在于：所述芯片源极引脚焊接凸台和芯片栅极引脚焊接凸台高度相同。
6.根据权利要求1所述的一种适用于MOS管封装的共用型跳线结构，其特征在于：所述源极跳线本体上部宽度大于下部宽度。
7.根据权利要求1所述的一种适用于MOS管封装的共用型跳线结构，其特征在于：所述栅极跳线本体上部宽度小于下部宽度。
8.根据权利要求1所述的一种适用于MOS管封装的共用型跳线结构，其特征在于：所述第一平面与芯片源极区域焊接凸台和芯片源极引脚焊接凸台的连接处均为坡面。
9.根据权利要求1所述的一种适用于MOS管封装的共用型跳线结构，其特征在于：所述第二平面与芯片栅极区域焊接凸台和芯片栅极引脚焊接凸台的连接处均为坡面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922204621.2U CN210668355U (zh) | 2019-12-10 | 2019-12-10 | 一种适用于mos管封装的共用型跳线结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922204621.2U CN210668355U (zh) | 2019-12-10 | 2019-12-10 | 一种适用于mos管封装的共用型跳线结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210668355U true CN210668355U (zh) | 2020-06-02 |
Family
ID=70818848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922204621.2U Active CN210668355U (zh) | 2019-12-10 | 2019-12-10 | 一种适用于mos管封装的共用型跳线结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210668355U (zh) |
-
2019
- 2019-12-10 CN CN201922204621.2U patent/CN210668355U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105489571B (zh) | 一种带散热片的半导体封装及其封装方法 | |
| CN207731919U (zh) | 一种功率器件封装结构 | |
| CN210668355U (zh) | 一种适用于mos管封装的共用型跳线结构 | |
| CN104078435A (zh) | Pop封装结构 | |
| CN203242617U (zh) | 一种肖特基二极管的封装结构 | |
| CN105140205A (zh) | 一种双面散热的半导体叠层封装结构 | |
| CN203983260U (zh) | 一种基于qfn、qfp或sop封装技术的ic器件的设计结构 | |
| CN203733785U (zh) | 一种具有改进型封装结构的半导体器件 | |
| CN105551982A (zh) | 一种多芯片正装平铺夹芯封装结构及其工艺方法 | |
| CN104167403B (zh) | 多脚封装的引线框架 | |
| CN205582931U (zh) | 部分框架外露多芯片单搭倒装平铺夹芯封装结构 | |
| CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
| CN105633051A (zh) | 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法 | |
| CN201838575U (zh) | 倒装薄小外形封装的引线框及其封装结构 | |
| CN207183224U (zh) | 加热块及具有其的加热装置、压制加热组件 | |
| CN110444527A (zh) | 一种芯片封装结构、装置及方法 | |
| CN205081116U (zh) | 一种新型半导体引线框架 | |
| CN205582917U (zh) | 一种框架外露多芯片多搭倒装平铺夹芯封装结构 | |
| CN205582923U (zh) | 一种框架外露多芯片多搭倒装堆叠夹芯封装结构 | |
| CN203218254U (zh) | 一种dip封装芯片多排阵列铁基引线框 | |
| CN205355045U (zh) | 一种框架外露多芯片混装堆叠夹芯封装结构 | |
| CN205582928U (zh) | 一种多芯片多搭倒装平铺夹芯封装结构 | |
| CN104952736A (zh) | 四方平面无引脚的封装结构及其方法 | |
| CN204720443U (zh) | 一种防止第二焊点点断的qfn框架 | |
| CN102263088A (zh) | 包含多个芯片的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |