CN210575961U - 一种降低能耗的肖特基二极管芯片 - Google Patents
一种降低能耗的肖特基二极管芯片 Download PDFInfo
- Publication number
- CN210575961U CN210575961U CN201920980336.7U CN201920980336U CN210575961U CN 210575961 U CN210575961 U CN 210575961U CN 201920980336 U CN201920980336 U CN 201920980336U CN 210575961 U CN210575961 U CN 210575961U
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- layer
- chip
- energy consumption
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种降低能耗的肖特基二极管芯片，涉及一种半导体器件，包括硅片衬底，硅片衬底的底部设有镀硼层，硅片衬底顶部设有镀磷层，硅片表面设有掺淡硼扩散层P和掺浓硼扩散层P+，在半导体硅片N+衬底上设置有N‑外延层；在N‑外延层上刻蚀形成硅沟槽，在硅沟槽内通过高温氧化与扩散方式将杂质硼扩散至一定深度形成P+有源区，在P+有源区表面通过高温氧化形成一定厚度的氧化层。本实用新型通过切割加腐蚀的方式在芯片上划出V型槽，增加了芯片的有效接触面积，降低了二极管的功率，从而降低了芯片的能耗，更加节能环保。
Description
技术领域
本实用新型涉及一种半导体器件，具体是一种降低能耗的肖特基二极管芯片。
背景技术
随着电子行业的发展，肖特基势垒二极管(Schottky Barrier Diode，简称SBD)的低导通压降和极短的反向恢复时间对电路***效率提高引起了人们高度重视并应用广泛，现有的肖特基二极管芯片没有对芯片进行开槽处理，芯片的有效接触面积小，芯片的能耗高。
实用新型内容
本实用新型的目的在于提供一种降低能耗的肖特基二极管芯片，具有节能环保的有益效果，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：
一种降低能耗的肖特基二极管芯片，包括硅片衬底，硅片衬底的底部设有镀硼层，硅片衬底顶部设有镀磷层，硅片表面设有掺淡硼扩散层P和掺浓硼扩散层P+，在半导体硅片N+衬底上设置有N-外延层；在N-外延层上刻蚀形成硅沟槽，在硅沟槽内通过高温氧化与扩散方式将杂质硼扩散至一定深度形成P+有源区，在P+有源区表面通过高温氧化形成一定厚度的氧化层。
与现有技术相比，本实用新型的有益效果是：
本实用新型通过切割加腐蚀的方式在芯片上划出V型槽，增加了芯片的有效接触面积，降低了二极管的功率，从而降低了芯片的能耗，更加节能环保。
附图说明
图1为本实用新型的结构示意图。
图2为本实用新型V型槽的结构示意图。
图中标识：
钝化层1，硅片衬底2，PN结面3，V型槽4。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1～2，本实用新型实施例中，一种降低能耗的肖特基二极管芯片，包括硅片衬底2，硅片衬底2的底部设有镀硼层，硅片衬底2顶部设有镀磷层，硅片表面设有掺淡硼扩散层P和掺浓硼扩散层 P+，在半导体硅片N+衬底上设置有N-外延层；在N-外延层上刻蚀形成硅沟槽，在硅沟槽内通过高温氧化与扩散方式将杂质硼扩散至一定深度形成P+有源区，在P+有源区表面通过高温氧化形成一定厚度的氧化层。
作为本实用新型再进一步的方案：芯片的制造方法包括以下步骤：步骤一：原片清洗：用酸洗或碱洗方式将硅片衬底2表面清洗干净；步骤二：扩散：在硅衬底上制作磷扩散层和硼扩散层来形成PN 结；步骤三：一次光刻：在硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至硅片表面；步骤四：台阶腐蚀：使用混合酸将未被光刻胶覆盖部分腐蚀出V型槽4；步骤五：二次光刻：在硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至硅片表面；步骤六：V型槽4 腐蚀：使用化学腐蚀方式将光刻后的图形腐蚀出来，一般使用混合酸腐蚀，深度需超过PN结面3以暴露PN结；步骤七：钝化：将玻璃粉涂敷在硅片V型槽4内，在高温炉管中将玻璃粉熔融成型，形成稳定致密的钝化层1；八：在硅片表面涂布一层光刻胶，通过曝光、显影、定影和坚膜，将掩膜版上的设计图形转移至硅片表面；九：金属化，在掺浓磷扩散层N+和掺浓硼扩散层P+表面进行镀镍金；十：划片，将硅片划分成单个二极管芯片。
作为本实用新型再进一步的方案：步骤四中通过高速砂轮划槽机开V型槽4，使管芯形成75°～90°负斜角台面，槽深90～100μm
本实用新型通过切割加腐蚀的方式在芯片上划出V型槽4，增加了芯片的有效接触面积，降低了芯片的能耗。
尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (1)
1.一种降低能耗的肖特基二极管芯片，其特征在于，包括硅片衬底(2)，硅片衬底(2)的底部设有镀硼层，硅片衬底(2)顶部设有镀磷层，硅片表面设有掺淡硼扩散层P和掺浓硼扩散层P+，在半导体硅片N+衬底上设置有N-外延层；在N-外延层上刻蚀形成硅沟槽，在硅沟槽内通过高温氧化与扩散方式将杂质硼扩散至一定深度形成P+有源区，在所述P+有源区表面通过高温氧化形成一定厚度的氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920980336.7U CN210575961U (zh) | 2019-06-26 | 2019-06-26 | 一种降低能耗的肖特基二极管芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920980336.7U CN210575961U (zh) | 2019-06-26 | 2019-06-26 | 一种降低能耗的肖特基二极管芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210575961U true CN210575961U (zh) | 2020-05-19 |
Family
ID=70635809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920980336.7U Active CN210575961U (zh) | 2019-06-26 | 2019-06-26 | 一种降低能耗的肖特基二极管芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210575961U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112038237A (zh) * | 2020-09-10 | 2020-12-04 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
-
2019
- 2019-06-26 CN CN201920980336.7U patent/CN210575961U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112038237A (zh) * | 2020-09-10 | 2020-12-04 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
| CN112038237B (zh) * | 2020-09-10 | 2023-08-25 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021227568A1 (zh) | 一种p型钝化接触太阳能电池及其制作方法 | |
| JPH0424944A (ja) | メサ型半導体ペレットの製造方法 | |
| CN109713053A (zh) | 一种mwt太阳能电池的制备方法 | |
| CN110085702A (zh) | 一种有效降低激光切割损失的高效光伏电池制作方法 | |
| CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
| CN210575961U (zh) | 一种降低能耗的肖特基二极管芯片 | |
| CN111584363A (zh) | 用于旋转整流的圆形玻璃钝化二极管整流芯片及生产工艺 | |
| CN102789970A (zh) | 一种快恢复二极管芯片的制备方法 | |
| CN110061066B (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
| CN219979571U (zh) | 一种低放大倍数变化率的功率晶体管 | |
| CN116581197A (zh) | 一种复合双面钝化接触太阳能电池的制备方法 | |
| CN210296386U (zh) | 整流二极管 | |
| CN206271661U (zh) | 一种快恢复二极管 | |
| CN114999914A (zh) | 一种提高抗二次击穿耐量的功率晶体管的制作方法 | |
| CN212209498U (zh) | Gpp单向瞬间电压抑制二极管芯片 | |
| CN210535670U (zh) | 一种电流通过性强的二极管芯片 | |
| CN210607274U (zh) | 浅沟槽高压gpp芯片 | |
| CN102110603B (zh) | 一种pn结嵌入玻璃钝化半导体器件的制造方法 | |
| CN111128698A (zh) | 一种tvs芯片新型扩散工艺 | |
| WO2023206794A1 (zh) | 一种igbt器件的制造方法及结构 | |
| CN116487413B (zh) | 一种低放大倍数变化率的功率晶体管及其制作方法 | |
| CN111490111A (zh) | 一种太阳能电池金属化栅线结构及其制备方法 | |
| CN116169181B (zh) | 一种低漏电低压tvs器件及其制造方法 | |
| CN212571004U (zh) | 一种tvs保护器件 | |
| CN220474632U (zh) | 背接触太阳能电池的背面结构及背接触太阳能电池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |