CN210349823U - 一种晶圆级芯片的凸块封装结构 - Google Patents
一种晶圆级芯片的凸块封装结构 Download PDFInfo
- Publication number
- CN210349823U CN210349823U CN201920789951.XU CN201920789951U CN210349823U CN 210349823 U CN210349823 U CN 210349823U CN 201920789951 U CN201920789951 U CN 201920789951U CN 210349823 U CN210349823 U CN 210349823U
- Authority
- CN
- China
- Prior art keywords
- wafer
- effective
- bump
- area
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本实用新型公开了一种晶圆级芯片的凸块封装结构，包括待封装的晶圆，所述晶圆具有效区域，所述有效区域内形成有呈矩阵排列的有效芯片；所述有效芯片周边分布有无效区域，所述无效区域为非电性连接的区域；所述有效区域内设有有效凸块，所述有效凸块与所述晶圆电性连接；所述无效区域内设有用于增大所述晶圆的电镀面积的虚拟凸块。本实用新型相对于现有技术，通过设置虚拟凸块，增大了电镀面积，使得电镀过程中电力线分布更加均匀，提高了有效凸块的高度均匀性；并且，在封装过程中使用虚拟凸块对芯片进行工艺及性能验证，能够减少有效芯片的损失，有利于提升芯片产品的封装良率。
Description
技术领域
本实用新型涉及半导体的制造技术领域，尤其涉及一种晶圆级芯片的凸块封装结构。
背景技术
电子封装的发展趋势是体积更小、重量更轻，倒装芯片技术正是为了顺应这一发展趋势而产生的。与传统的引线连接和载带连接相比，倒装芯片技术具有封装密度高、电和热性能优良、可靠性好、成本低等优势。倒装芯片技术是将芯片直接倒扣在基板上，基板和芯片的焊盘成镜像对称，实现电气和机械连接，有时还包括热连接等，因此凸块制成是一个关键工序。有效芯片内的凸块均匀性对产品来说是很重要的指标，超出凸块高度的SPC(Statistical Process Control，统计过程控制)，会对后制程产生影响，在焊接的过程中会因凸点高度不均一，而导致虚焊、焊接不牢等现象。
随着可携式及高性能微电子产品向短、小、轻、薄化方向发展，传统打线方式作为晶片与各式基材结合的封装技术已不能满足现在消费电子产品的需求，取而代之的凸块封装成为晶圆级封装的关键技术。在凸块封装工艺中，多采用电镀的方法进行再布线或形成凸块。对于电镀面积小于 0.01dm2的晶圆级封装，有效芯片的颗数一般小于1000，有效芯片周围无凸块存在，从而使得设计的电镀面积较小，因而电镀过程中会使得电力线分布不均匀，导致有效芯片的凸块高度的均匀性很差，超出SPC，达不到客户需求的目标高度。而且，为了保证产品质量，芯片在封装过程中将进行各种测试及检验，如剪切力测试、切割品质确认等破坏性验证，这些测试及检验也要损失掉一部分凸块，这一固定损失对总颗数较少的芯片是很难接受的。
因此，有必要提出一种新的晶圆级芯片的凸块封装结构，以解决上述技术问题。
发明内容
本实用新型的目的在于提供一种晶圆级芯片的凸块封装结构，用以克服现有技术中的晶圆级芯片的凸块封装结构在芯片尺寸较小，导致的凸块的高度均匀性较差等技术问题。
一种晶圆级芯片的凸块封装结构，包括待封装的晶圆，所述晶圆具有效区域，所述有效区域内形成有呈矩阵排列的有效芯片；所述有效芯片周边分布有无效区域，所述无效区域为非电性连接的区域；所述有效区域内设有有效凸块，所述有效凸块用于与所述晶圆电性连接；所述无效区域内设有用于增大所述晶圆的电镀面积的虚拟凸块。
进一步地，所述晶圆具有若干曝光区域，所述曝光区域分为有效曝光区域和无效曝光区域，所述无效区域包括所述曝光区域内的无效曝光区域。
进一步地，所述无效区域包括所述晶圆上的标识区域，所述标识区域内设有晶圆标识。
进一步地，所述无效区域包括所述晶圆的边缘区域，所述边缘区域分布有不完整芯片裸片。
进一步地，所述边缘区域的内边缘与所述晶圆的外边缘之间的距离小于3mm。
进一步地，所述虚拟凸块在所述无效区域内呈规则或不规则分布。
进一步地，所述有效凸块和所述虚拟凸块均采用电镀工艺形成。
进一步地，所述虚拟凸块具有与所述有效凸块相同的形状。
进一步地，所述有效凸块为焊球凸块。
进一步地，所述有效凸块和所述虚拟凸块均为铜锡焊球。
实施本实用新型，具有如下有益效果：
本实用新型的晶圆级芯片的凸块封装结构，通过在晶圆的无效曝光区域、标识区域及边缘区域等无效区域设置虚拟凸块，增大了电镀面积，使得电镀过程中电力线分布更加均匀，一方面，提高了有效芯片区域的有效凸块的高度均匀性，使得有效凸块的高度符合SPC，以满足芯片的设计需求；另一方面，由于设置了虚拟凸块，在封装过程需要对芯片进行工艺及性能验证时，如剪切力测试、切割品质确认等破坏性验证，使用无效区域设计的虚拟凸块，能够减少有效芯片的有效凸块损失，有利于提升芯片产品的封装良率。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本实用新型实施例的一个曝光区域内的有效芯片分布示意图；
图2是本实用新型实施例的一个曝光区域内的有效凸块与虚拟凸块分布示意图；
图3是本实用新型实施例的晶圆上的有效凸块与虚拟凸块分布示意图；
其中，图中附图标记对应为：1-有效区域、2-无效区域、3-有效凸块、 4-虚拟凸块。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合实施例对本实用新型作进一步地详细描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要理解的是，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的相连或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
实施例
参阅图1-3，本实施例提供了一种晶圆级芯片的凸块封装结构，包括待封装的晶圆，待封装的晶圆具有效区域1，有效区域1内形成有呈矩阵排列的有效芯片；有效芯片周边分布有无效区域2，无效区域2为非电性连接的区域；有效区域1内设有有效凸块3，有效凸块3与晶圆电性连接；无效区域2内设有虚拟凸块4，虚拟凸块4用于增大待封装晶圆的电镀面积。
本实施例中，凸块用于实现封装体与电路板之间的电性连接，凸块的分布一般是根据晶圆上焊垫的分布进行设计，现有技术中，对于电镀面积小于0.01dm2的晶圆级封装，有效芯片的颗数一般小于1000，有效芯片周围的无效区域因没有凸块存在，使得设计的电镀面积较小，因此在后续电镀进行制作凸块时，在电镀过程中会使得电力线分布不均匀，导致有效芯片的凸块高度的均匀性很差，超出SPC，进而影响芯片产品的封装质量。为此，本实施例中，从芯片的布局设计上进行优化，通过在晶圆的无效区域2设置虚拟凸块4，用于封装的有效凸块3一般与晶圆的焊垫电连接，而虚拟凸块4则一般直接形成在凸块底部金属层上，其下方同层不存在对应的焊垫，虚拟凸块4不用于实现电性连接。通过设置虚拟凸块4，增大了电镀面积，进而在电镀制作凸块时，保证电镀时电力线均匀分布，使有效凸块3和虚拟凸块4整体呈均匀分布，从而最终提高有效芯片区域内的有效凸块3的高度均匀性。
进一步地，晶圆具有若干曝光区域，曝光区域分为有效曝光区域和无效曝光区域，无效区域2包括曝光区域内的无效曝光区域。
进一步地，无效区域2包括晶圆上的标识区域，标识区域内设有晶圆标识。
进一步地，无效区域2包括晶圆的边缘区域，边缘区域分布有不完整芯片裸片。
更进一步地，边缘区域的内边缘与晶圆的外边缘之间的距离小于3mm。
本实施例中，无效区域2的分布基于不同的晶圆可不同，相应的虚拟凸块4的分布也可不同，因无效区域2为可破坏区域，所以此区域可以设计多种不同种类的芯片排布，虚拟凸块4可以呈规则分布，也可以呈不规则分布，只要保证所设计的电镀面积满足工艺要求，并满足有效凸块3的高度均匀性设计要求，虚拟凸块4的排布可以是任意的。
本实施例中，有效凸块3和虚拟凸块4均采用电镀法形成，电镀是利用电解池的原理，在晶圆的焊垫上形成凸块，以实现焊垫与凸块的电连接，进而通过凸块实现芯片的外部电路板的连接。
进一步地，电镀过程通过以下工序形成有效凸块3和虚拟凸块4：等离子体刻蚀；电镀；去胶；铜腐蚀；钛腐蚀；等离子体刻蚀；漏电流测试。
本实施例中，虚拟凸块4具有与有效凸块3相同的形状。
本实施例中，有效凸块3和虚拟凸块4为焊球凸块。
本实施例中，有效凸块3的结构形状设计为圆形，有效凸块3的高度设计为100um，有效凸块3的尺寸设计为100um，虚拟凸块4和有效凸块3 在结构形状、高度、大小等方面是一样的，以利于电镀作业的操作，并保证有效凸块3具有更好的高度均匀性。
需要说明的是，有效凸块3与虚拟凸块4的形状、大小及高度可以根据芯片的设计需要进行调整，而不限于如上所述，只要能够实现相同的功能即可。
本实施例中，虚拟凸块4和有效凸块3在成分上相同，为铜锡焊球。
需要说明的是，有效凸块3和虚拟凸块4不限于上述的铜锡焊球，还包括金锡焊球、银锡焊球或其他类型的焊球，有效凸块3和虚拟凸块4的成分还可以根据芯片的设计需要进行相应的调整。
本实施例的虚拟凸块4是在无效区域2设计的，而无效区域2一般是可以破坏的区域，虚拟凸块4形成后是不需要去除的，以保存虚拟凸块4 的方式出货，不会影响客户后续制程的生产。而且，在封装过程中，需要芯片进行工艺及性能验证，如剪切力测试、切割品质确认等破坏性验证时，使用无效区域设计的虚拟凸块4，能够减少有效凸块及有效芯片的损失，从而提升了产品的封装良率，以满足客户的需求。
为了进一步说明本实用新型的有益效果，对于有效凸块的总电镀面积为0.1907*1010um2的晶圆，要在其上制作高度为100um的凸块。通过在无效区域2设计虚拟凸块4，并制作掩模，不同的掩模对应不同的电镀面积，采用电镀工艺，在芯片的焊垫上形成有效凸块3，在无效区域2形成虚拟凸块4，选取每个有效芯片上的有效凸块3进行高度测量，通过测量有效凸块 3高度的数据得出电镀面积对电镀工艺的影响。参阅表1，经过电镀参数的调整改进，最终制作的有效凸块3的高度为100±15um，各有效芯片上的有效凸块3的高度都在规格内，并且在规格上下波动，均匀性良好。
表1有效凸块的高度统计表
| Die1 | Die2 | Die3 | Die4 | Die5 | Die6 | Die7 | Die8 | Die9 | Max. | Min. | Ave. |
| 98.5 | 95.0 | 96.5 | 97.0 | 100.5 | 99.0 | 99.0 | 98.0 | 99.5 | 100.5 | 95.0 | 98.1 |
本实用新型的上述实施例，具有如下有益效果：
本实用新型的晶圆级芯片的凸块封装结构，通过在晶圆的无效曝光区域、标识区域及边缘区域等无效区域设置虚拟凸块，增大了电镀面积，使得电镀过程中电力线分布更加均匀，一方面，提高了有效芯片区域的有效凸块的高度均匀性，使得有效凸块的高度符合SPC，以满足芯片的设计需求；另一方面，由于设置了虚拟凸块，在封装过程需要对芯片进行工艺及性能验证时，如剪切力测试、切割品质确认等破坏性验证，使用无效区域设计的虚拟凸块，能够减少有效芯片的有效凸块损失，有利于提升芯片产品的封装良率。
以上所述是本实用新型的几种优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。
Claims (10)
1.一种晶圆级芯片的凸块封装结构，其特征在于，包括待封装的晶圆，所述晶圆具有效区域(1)，所述有效区域(1)内形成有呈矩阵排列的有效芯片；
所述有效芯片周边分布有无效区域(2)，所述无效区域(2)为非电性连接的区域；
所述有效区域(1)内设有有效凸块(3)，所述有效凸块(3)与所述晶圆电性连接；
所述无效区域(2)内设有用于增大所述晶圆的电镀面积的虚拟凸块(4)。
2.根据权利要求1所述的晶圆级芯片的凸块封装结构，其特征在于，所述晶圆具有若干曝光区域，所述曝光区域分为有效曝光区域和无效曝光区域，所述无效区域(2)包括所述曝光区域内的无效曝光区域。
3.根据权利要求1所述的晶圆级芯片的凸块封装结构，其特征在于，所述无效区域(2)包括所述晶圆上的标识区域，所述标识区域内设有晶圆标识。
4.根据权利要求1所述的晶圆级芯片的凸块封装结构，其特征在于，所述无效区域(2)包括所述晶圆的边缘区域，所述边缘区域分布有不完整芯片裸片。
5.根据权利要求4所述的晶圆级芯片的凸块封装结构，其特征在于，所述边缘区域的内边缘与所述晶圆的外边缘之间的距离小于3mm。
6.根据权利要求1所述的晶圆级芯片的凸块封装结构，其特征在于，所述虚拟凸块(4)在所述无效区域(2)内呈规则或不规则分布。
7.根据权利要求1所述的晶圆级芯片的凸块封装结构，其特征在于，所述有效凸块(3)和所述虚拟凸块(4)均采用电镀工艺形成。
8.根据权利要求7所述的晶圆级芯片的凸块封装结构，其特征在于，所述虚拟凸块(4)具有与所述有效凸块(3)相同的形状。
9.根据权利要求8所述的晶圆级芯片的凸块封装结构，其特征在于，所述有效凸块(3)为焊球凸块。
10.根据权利要求9所述的晶圆级芯片的凸块封装结构，其特征在于，所述有效凸块(3)和所述虚拟凸块(4)均为铜锡焊球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920789951.XU CN210349823U (zh) | 2019-05-29 | 2019-05-29 | 一种晶圆级芯片的凸块封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920789951.XU CN210349823U (zh) | 2019-05-29 | 2019-05-29 | 一种晶圆级芯片的凸块封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210349823U true CN210349823U (zh) | 2020-04-17 |
Family
ID=70183618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920789951.XU Active CN210349823U (zh) | 2019-05-29 | 2019-05-29 | 一种晶圆级芯片的凸块封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210349823U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883449A (zh) * | 2020-06-18 | 2020-11-03 | 宁波芯健半导体有限公司 | 一种提高电镀凸块高度均匀性的方法 |
-
2019
- 2019-05-29 CN CN201920789951.XU patent/CN210349823U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883449A (zh) * | 2020-06-18 | 2020-11-03 | 宁波芯健半导体有限公司 | 一种提高电镀凸块高度均匀性的方法 |
| CN111883449B (zh) * | 2020-06-18 | 2022-04-15 | 宁波芯健半导体有限公司 | 一种提高电镀凸块高度均匀性的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100865458B1 (ko) | 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법 | |
| US7339279B2 (en) | Chip-size package structure and method of the same | |
| US7314779B2 (en) | Semiconductor device, manufacturing method for semiconductor device and mounting method for the same | |
| US8198175B2 (en) | Processing method for package substrate | |
| US20030218243A1 (en) | Solder pads for improving reliability of a package | |
| WO1995019645A1 (en) | Methods and apparatus for producing integrated circuit devices | |
| CN102034720B (zh) | 芯片封装方法 | |
| TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
| US11894329B2 (en) | Semiconductor device assembly with sacrificial pillars and methods of manufacturing sacrificial pillars | |
| CN103474402A (zh) | 半导体封装结构 | |
| US20230411261A1 (en) | Exposed bonding pad of chip package and manufacturing method thereof | |
| CN210349823U (zh) | 一种晶圆级芯片的凸块封装结构 | |
| JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| US9312175B2 (en) | Surface modified TSV structure and methods thereof | |
| US20150076692A1 (en) | Flip chip assembly process for ultra thin substrate and package on package assembly | |
| CN216413091U (zh) | 晶圆结构、中间结构、晶圆级封装结构及芯片级封装结构 | |
| TWI555142B (zh) | 半導體封裝結構及其製造方法 | |
| US11424216B2 (en) | Electronic device bonding structure and fabrication method thereof | |
| KR20180062479A (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR101762647B1 (ko) | 마이크로 솔더볼용 범핑툴 제조방법 | |
| CN107818953A (zh) | 半导体封装件及其制法 | |
| US20050017371A1 (en) | Electronic assembly having a die with rounded corner edge portions and a method of fabricating the same | |
| JP2005064228A (ja) | 電子部品およびその製造方法 | |
| CN111490026A (zh) | 封装结构及其制造方法 | |
| CN204584946U (zh) | 芯片研磨抛光盘螺旋构造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |