CN103474402A - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN103474402A
CN103474402A CN2013104547751A CN201310454775A CN103474402A CN 103474402 A CN103474402 A CN 103474402A CN 2013104547751 A CN2013104547751 A CN 2013104547751A CN 201310454775 A CN201310454775 A CN 201310454775A CN 103474402 A CN103474402 A CN 103474402A
Authority
CN
China
Prior art keywords
layer
opening
lower metal
protruding lower
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013104547751A
Other languages
English (en)
Inventor
林仲珉
陶玉娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2013104547751A priority Critical patent/CN103474402A/zh
Publication of CN103474402A publication Critical patent/CN103474402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种所述半导体封装结构，包括：半导体基底，位于半导体基底上的焊垫层；覆盖所述半导体基底和焊垫层的聚合物层，所述聚合物层中具有暴露部分焊垫层表面的开口，开口内的焊垫层表面上具有若干分立的聚合物立柱；位于所述焊垫层、聚合物立柱和开口外的部分聚合物层表面上的凸下金属层。本发明的半导体封装结构的可靠性较高。

Description

半导体封装结构
技术领域
本发明涉及半导体制作领域，特别涉及一种半导体封装结构。
背景技术
在信息化高速发展的今天，集成电路的市场前景越来越广阔，相应的，集成电路设计、芯片制作和集成电路封装产业都迅猛发展。在我国，集成电路封装业已成为集成电路产业的重要经济增长点。为了满足集成电路组件的高速处理化、多功能化、集成化、小型化以及低价化等多方面的需求，集成电路封装技术也需朝着轻微化、高密度化发展。目前常用的集成电路封装技术包括球栅阵列式封装（Ball Grid Array，BGA）、芯片尺寸级封装（Chip-ScalePackage，CSP）及多芯片模块（Multi-Chip Module，MCM）。在集成电路的封装技术中，集成电路封装密度指的是单位面积所含有的阵脚（Pin）的数量的多少程度，对于高密度的集成电路封装而言，缩短配线的长度有助于提高信号的传递速度，因此凸块（Bump）的应用已成为高密度封装的主流。
参考图1，图1为现有技术凸块封装结构的剖面结构示意图。所述凸块封装结构包括：半导体基底101，所述半导体基底101上形成有焊垫层102；覆盖所述半导体基底101和部分焊垫层102表面的钝化层103，所述钝化层103具有暴露部分焊垫层102表面的第一开口；位于第一开口内的焊垫层102和第一开口外的部分钝化层103表面的凸下金属层105；位于凸下金属层105上的凸块104。
但是，现有的凸块封装结构的可靠性仍有待提高。
发明内容
本发明解决的问题是提高半导体封装结构的可靠性。
为解决上述问题，本发明提供了一种半导体封装结构，包括：半导体基底，位于半导体基底上的焊垫层；覆盖所述半导体基底和焊垫层的聚合物层，所述聚合物层中具有暴露部分焊垫层表面的开口，开口内的焊垫层表面上具有若干分立的聚合物立柱；位于所述焊垫层、聚合物立柱和开口外的部分聚合物层表面上的凸下金属层。
可选的，所述聚合物立柱的材料与聚合物层的材料相同。
可选的，所述聚合物层的材料为光敏有机物。
可选的，所述光敏有机物为光敏的环氧树脂、聚酰亚胺、苯环并丁烯、聚苯并恶唑。
可选的，所述聚合物立柱的数量大于等于1个。
可选的，聚合物立柱的尺寸小于开口的尺寸。
可选的，所述凸下金属层的厚度小于焊垫层表面的聚合物立柱的高度。
可选的，所述凸下金属层为单层或多层堆叠结构。
可选的，还包括：位于开口上的凸下金属层上的凸块。
可选的，还包括：位于开口上的凸下金属层上的金属柱。
与现有技术相比，本发明的技术方案具有以下优点：
所述半导体封装结构包括覆盖所述半导体基底和部分焊垫层的聚合物层，所述聚合物层中具有暴露所述焊垫层表面的开口，开口内的焊垫层表面上具有若干分立的聚合物立柱；位于所述焊垫层、聚合物立柱和开口外的部分聚合物层表面上的凸下金属层。聚合物立柱的存在，使得开口内的凸下金属层的表面积增大，当在开口内的凸下金属层上形成凸块或金属柱时，使得凸块或金属柱与凸下金属层的接触面积增大，从而增强了凸块或金属柱与凸下金属层的粘附性，当凸块或金属柱在受到外部压力或内部应力时，防止凸块或金属柱从凸下金属层表面脱落或者防止在两者的接触界面产生裂缝缺陷。
进一步，所述聚合物层和聚合物立柱的材料相同，所述聚合物层的材料为光敏有机物，因此在形成聚合物层之后，可以通过曝光和显影工艺在聚合物层中形成开口位于开口内的聚合物立柱，节省了工艺步骤。
进一步，所述凸下金属层的厚度小于焊垫层表面的聚合物立柱的高度，以使形成的凸下金属层的表面随着聚合物立柱的表面高低起伏，增大了形成的凸下金属层的表面积。
附图说明
图1为现有技术凸块封装结构的剖面结构示意图；
图2～图7为本发明半导体封装结构形成过程的剖面结构示意图。
具体实施方式
经研究，现有的封装结构的凸块是位于凸下金属层表面接触，在受到外部的压力或内部的应力时，所述凸块容易从凸下金属层表面脱落或者在凸块和凸下金属层的接触界面产生裂缝缺陷，影响了封装结构可靠性。
本发明提供了一种半导体封装结构及其形成方法，所述半导体封装结构包括覆盖所述半导体基底和部分焊垫层的聚合物层，所述聚合物层中具有暴露所述焊垫层表面的开口，开口内的焊垫层表面上具有若干分立的聚合物立柱；位于所述焊垫层、聚合物立柱和开口外的部分聚合物层表面上的凸下金属层。聚合物立柱的存在，使得开口内的凸下金属层的表面积增大，当在开口内的凸下金属层上形成凸块或金属柱时，使得凸块或金属柱与凸下金属层的接触面积增大，从而增强了凸块或金属柱与凸下金属层的粘附性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2～图7为本发明半导体封装结构形成过程的剖面结构示意图。
首先，请参考图2，提供半导体基底201，所述半导体基底201上形成有焊垫层202。
所述半导体基底201内形成有若干内部芯片（图中未示出），所述焊垫层202与半导体基底201内的内部芯片相连，所述焊垫层202并作为内部芯片与外部芯片相连接的接口。
所述半导体基底201为单层或多层堆叠结构，半导体基底201为多层堆叠结构时，包括半导体衬底和位于半导体衬底上的至少一层介质层。所述半导体衬底材料可以为硅（Si）、锗（Ge）、或硅锗（GeSi）、碳化硅（SiC）；也可以是绝缘体上硅（SOI），绝缘体上锗（GOI）；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
所述焊垫层202的材料可以为铝、铜、银、金、镍、钨中的一种或几种的组合。所述焊垫层202用于连接半导体基底内的内部芯片和外部封装部件。
需要说明的是，焊垫层202和内部芯片的形成工艺请参考现有技术，本发明对此不做限制。
接着，参考图3，形成覆盖所述半导体基底201和焊垫层202的聚合物层203，所述聚合物层203中具有暴露部分焊垫层202表面的开口204，开口204内的焊垫层202表面上形成有若干分立的聚合物立柱205。
在形成聚合物层203之前，还可以在半导体基底201和部分焊垫层202上形成钝化层（图中未示出），所述钝化层用于保护半导体基底中形成的器件。所述钝化层的的材料可以为氮化硅、氮氧化硅、氧化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃中的一种或几种。由于钝化层硬度大，且材质较脆，容易被损坏，并且容易产生较大的应力，因此在形成钝化层后，需要在钝化层上形成聚合物层203，聚合物层203的质地相对较软，能有效的缓冲钝化层产生的应力，并且聚合物层203材料相对于钝化层材料具有较优的耐热稳定性、高绝缘强度、低应力、低吸潮性和金属基材间优良的粘附性等。
所述聚合物层203和聚合物立柱205的材料相同，本实施例中所述聚合物层203的材料为光敏有机物，因此在形成聚合物层之后，可以通过曝光和显影工艺在聚合物层中形成开口204和位于开口204内的聚合物立柱205，节省了工艺步骤。
聚合物层203的材料为光敏有机物，所述光敏有机物为光敏的环氧树脂、聚酰亚胺、苯环并丁烯、聚苯并恶唑，通过对聚合物层203进行曝光和显影可以形成开口204和聚合物立柱205，并且剩余的覆盖半导体基底201和部分焊垫层202的聚合物层203还可以作为半导体封装结构与外部环境之间的隔离层。需要说明的是，所述聚合物层203或聚合物立柱205也可以采用其他合适的材料。
开口204和聚合物立柱205的形成过程为：形成覆盖所述半导体基底201和焊垫层202表面的聚合物层203；进行曝光和显影，在聚合物层203中形成暴露部分焊垫层表面的开口204，同时在开口204内的焊垫层202表面上形成若干分立的聚合物立柱205。本实施例中，所述聚合物立柱205的高度等于焊垫层202表面的聚合物层203的厚度。
所述聚合物立柱205的数量大于等于1个，比如可以为1个、2个、3个、4个、5个、6个等，并且所述聚合物立柱205的尺寸要小于开口的尺寸。在具体的实施例中，所述聚合物立柱205的数量可以为2～5个，既能使后续形成的凸下金属层的表面积增大的同时，又能保证形成的凸下金属层与焊垫层202电学接触性能。
在具体的实施例中，所述聚合物立柱205的形状可以为圆柱形、圆台型、立方体、或不规则形状。
在具体的实施例中，聚合物立柱205立柱为多个时，聚合物立柱205可以呈对称图形（各聚合物立柱205中心点连线构成的图形）排布在开口的中间区域，使得后续形成的凸下金属层的表面积增大区域也具有一定的对称线，使得凸下金属层上形成的凸块或金属柱与凸下金属层之间的粘附力在不同方向上相同的，提高了凸块或金属柱的抗压力或抗应力的均匀性。具体的所述对称图形可以为直线、圆形、同心圆环、正多边形（包括三角形、四边形、五边形等）、阵列结构等。在其他实施例中，所述聚合物立柱205可以呈不规则图形排列。需要说明的是，聚合物立柱的排布方式和数量以及形状不能限制本发明的保护范围。
在具体的实施例中，所述聚合物立柱205的底部宽度大于顶部的宽度，后续形成凸下金属层时，防止凸下金属层之间堵塞聚合物立柱205之间的开口，可以使得凸下金属层的表面随着聚合物立柱205高低起伏，从而形成表面积增大的凸下金属层。
在具体的实施例中，聚合物立柱205的数量大于两个时，相邻聚合物立柱205之间的距离要大于后续形成的凸下金属层厚度的2倍，使后续形成的凸下金属层不会填充满聚合物立柱205之间开口，从而形成表面积增大的凸下金属层。
本发明中，由于聚合物立柱205的存在，后续在形成覆盖开口204内暴露的焊垫层202、聚合物立柱205和部分聚合物层203的凸下金属层时，使得开口204内形成的凸下金属层的表面高低起伏，从而增大了凸下金属层的表面积的大小，当在开口204上的凸下金属层表面形成凸块或金属柱时，使得凸块或金属柱与凸下金属层的接触面积增大，从而增大了凸块或金属柱与凸下金属层的粘附性，当凸块或金属柱在受到外部压力或内部应力时，防止凸块或金属柱从凸下金属层表面脱落或者防止在两者的接触界面产生裂缝缺陷。
接着，请参考图4，形成覆盖所述开口204内的焊垫层202、聚合物立柱205和开口204外的部分聚合物层203表面的凸下金属层206。
所述凸下金属层206作为后续电镀形成金属柱时的导电层或种子层，并作为金属柱和焊垫层之间的粘附层。
所述凸下金属层206可以为铝、镍、铜、钛、铬、钽、金、银中的一种或几种。
所述凸下金属层206可以为单层或多层堆叠结构，比如，凸下金属层206可以为镍铜、钛金、镍铝的双层堆叠结构。
所述凸下金属层206的形成工艺为溅射或物理气相沉积等，所述凸下金属层206的厚度小于焊垫层202表面的聚合物立柱205的高度，以使形成的凸下金属层206的表面随着聚合物立柱205的表面高低起伏，增大了形成的凸下金属层的表面积。
接着，参考图5，在所述开口内的凸下金属层206和开口外的部分凸下金属层206上形成焊料层207。
所述焊料层207的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。后续对焊料层207进行回流工艺形成凸块（bump）。
所述焊料层207的形成工艺可以为电镀或网版印刷。本实施例中，所述焊料层207的形成工艺为电镀，其具体过程为：形成覆盖所述凸下金属层206的掩膜层（比如光刻胶层），所述掩膜层中具有暴露焊垫层上部分凸下金属层206表面的第二开口；以凸下金属层206作为电镀时的导电层，在所述第二开口内形成焊料层207；最后去除所述掩膜层。
参考图6，以所述焊料层207（参考图5）为掩膜，去除焊料层207两侧的凸下金属层206；对所述焊料层207进行回流，形成凸块（或凸点或焊点或焊球）208。
去除所述焊料层207两侧的凸下金属层206可以采用湿法或干法刻蚀工艺。
焊料层207进行回流请参考现有的回流工艺，在此不再赘述。
在本发明的其他实施例中，请参考图7，在形成凸下金属层206后，也可以采用电镀工艺，在焊垫层202上的凸下金属层206上形成金属柱209，在金属柱209顶部表面形成焊料层；去除金属柱209两侧的凸下金属层；对焊料层进行退火，在金属柱209的顶部表面形成凸块（或凸点或焊点或焊球）210。
所述金属柱209材料为铜或者含有其他金属的铜合金。所述其他金属可以为钽、铟、锡、锌、锰、铬或者镍中的一种或几种。所述金属柱209也可以为其他合适的金属材料。
本发明实施例还提供了一种上述方法形成的半导体封装结构，请参考图6，包括：
半导体基底201，位于半导体基底201上的焊垫层202；
覆盖所述半导体基底201和焊垫层202的聚合物层203，所述聚合物层203中具有暴露部分所述焊垫层202表面的开口，开口内的焊垫层202表面上具有若干分立的聚合物立柱205；
位于所述开口内的焊垫层202、聚合物立柱205和开口外的部分聚合物层203表面上的凸下金属层206。
具体的，所述聚合物立柱205的材料与聚合物层203的材料相同。所述聚合物层203的材料为光敏有机物，所述光敏有机物为光敏的环氧树脂、聚酰亚胺、苯环并丁烯、聚苯并恶唑。
所述聚合物立柱205的数量大于等于1个，聚合物立柱205的尺寸小于开口的尺寸。
所述凸下金属层206的厚度小于焊垫层202表面的聚合物立柱205的高度。
所述凸下金属层206为单层或多层堆叠结构。
还包括：位于开口上的凸下金属层206上的凸块208。
在本发明的其他实施例中，请参考图7，还包括：位于开口上的凸下金属层206上形成金属柱209；位于金属柱209顶部表面的凸块210。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
半导体基底，位于半导体基底上的焊垫层；
覆盖所述半导体基底和焊垫层的聚合物层，所述聚合物层中具有暴露部分焊垫层表面的开口，开口内的焊垫层表面上具有若干分立的聚合物立柱；
位于所述焊垫层、聚合物立柱和开口外的部分聚合物层表面上的凸下金属层。
2.如权利要求1所述的半导体封装结构，其特征在于，所述聚合物立柱的材料与聚合物层的材料相同。
3.如权利要求1所述的半导体封装结构，其特征在于，所述聚合物层的材料为光敏有机物。
4.如权利要求3所述的半导体封装结构，其特征在于，所述光敏有机物为光敏的环氧树脂、聚酰亚胺、苯环并丁烯、聚苯并恶唑。
5.如权利要求1所述的半导体封装结构，其特征在于，所述聚合物立柱的数量大于等于1个。
6.如权利要求5所述的半导体封装结构，其特征在于，聚合物立柱的尺寸小于开口的尺寸。
7.如权利要求1所述的半导体封装结构，其特征在于，所述凸下金属层的厚度小于焊垫层表面的聚合物立柱的高度。
8.如权利要求1所述的半导体封装结构，其特征在于，所述凸下金属层为单层或多层堆叠结构。
9.如权利要求1所述的半导体封装结构，其特征在于，还包括：位于开口上的凸下金属层上的凸块。
10.如权利要求1所述的半导体封装结构，其特征在于，还包括：位于开口上的凸下金属层上的金属柱。
CN2013104547751A 2013-09-29 2013-09-29 半导体封装结构 Pending CN103474402A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013104547751A CN103474402A (zh) 2013-09-29 2013-09-29 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013104547751A CN103474402A (zh) 2013-09-29 2013-09-29 半导体封装结构

Publications (1)

Publication Number Publication Date
CN103474402A true CN103474402A (zh) 2013-12-25

Family

ID=49799199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013104547751A Pending CN103474402A (zh) 2013-09-29 2013-09-29 半导体封装结构

Country Status (1)

Country Link
CN (1) CN103474402A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871908A (zh) * 2014-03-28 2014-06-18 江阴长电先进封装有限公司 一种铜柱凸块的封装方法
CN104465571A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 晶圆封装结构
CN106252316A (zh) * 2015-06-05 2016-12-21 华亚科技股份有限公司 连接结构及其制造方法
CN106653719A (zh) * 2016-12-30 2017-05-10 通富微电子股份有限公司 一种圆片级封装结构与封装方法
CN106847783A (zh) * 2017-01-19 2017-06-13 通富微电子股份有限公司 制作凸点封装结构的方法及凸点封装结构
CN107591386A (zh) * 2016-07-06 2018-01-16 南亚科技股份有限公司 半导体结构及其制造方法
CN111261608A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体器件及其形成方法
WO2020192347A1 (zh) * 2019-03-27 2020-10-01 京东方科技集团股份有限公司 驱动背板、其制作方法及显示面板
CN113611680A (zh) * 2021-09-28 2021-11-05 甬矽电子(宁波)股份有限公司 防脱凸块封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431681A (zh) * 2002-01-03 2003-07-23 台湾积体电路制造股份有限公司 利用弹性体电镀掩模做为芯片级封装的方法
CN1635634A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 生产芯片级封装用焊垫的方法与装置
US20070020906A1 (en) * 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming high reliability bump structure
US20090079070A1 (en) * 2007-09-20 2009-03-26 Stats Chippac, Ltd. Semiconductor Package with Passivation Island for Reducing Stress on Solder Bumps

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431681A (zh) * 2002-01-03 2003-07-23 台湾积体电路制造股份有限公司 利用弹性体电镀掩模做为芯片级封装的方法
CN1635634A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 生产芯片级封装用焊垫的方法与装置
US20070020906A1 (en) * 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming high reliability bump structure
TWI305405B (en) * 2005-07-21 2009-01-11 Taiwan Semiconductor Mfg Method for forming high reliability bump structure
US20090079070A1 (en) * 2007-09-20 2009-03-26 Stats Chippac, Ltd. Semiconductor Package with Passivation Island for Reducing Stress on Solder Bumps

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871908A (zh) * 2014-03-28 2014-06-18 江阴长电先进封装有限公司 一种铜柱凸块的封装方法
CN104465571A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 晶圆封装结构
US10950564B2 (en) 2015-06-05 2021-03-16 Micron Technology, Inc. Methods of forming microelectronic devices having a patterned surface structure
CN106252316A (zh) * 2015-06-05 2016-12-21 华亚科技股份有限公司 连接结构及其制造方法
US10008461B2 (en) 2015-06-05 2018-06-26 Micron Technology, Inc. Semiconductor structure having a patterned surface structure and semiconductor chips including such structures
US10354966B2 (en) 2015-06-05 2019-07-16 Micron Technology, Inc. Methods of forming microelectronic structures having a patterned surface structure
US11640948B2 (en) 2015-06-05 2023-05-02 Micron Technology, Inc. Microelectronic devices and apparatuses having a patterned surface structure
CN107591386A (zh) * 2016-07-06 2018-01-16 南亚科技股份有限公司 半导体结构及其制造方法
CN107591386B (zh) * 2016-07-06 2019-11-26 南亚科技股份有限公司 半导体结构及其制造方法
CN106653719A (zh) * 2016-12-30 2017-05-10 通富微电子股份有限公司 一种圆片级封装结构与封装方法
CN106653719B (zh) * 2016-12-30 2020-01-17 通富微电子股份有限公司 一种圆片级封装结构与封装方法
CN106847783A (zh) * 2017-01-19 2017-06-13 通富微电子股份有限公司 制作凸点封装结构的方法及凸点封装结构
CN106847783B (zh) * 2017-01-19 2020-03-27 通富微电子股份有限公司 制作凸点封装结构的方法及凸点封装结构
CN111261608A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11217538B2 (en) 2018-11-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US12002767B2 (en) 2018-11-30 2024-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
WO2020192347A1 (zh) * 2019-03-27 2020-10-01 京东方科技集团股份有限公司 驱动背板、其制作方法及显示面板
CN113611680A (zh) * 2021-09-28 2021-11-05 甬矽电子(宁波)股份有限公司 防脱凸块封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN103474402A (zh) 半导体封装结构
KR101411813B1 (ko) 반도체 디바이스 및 그 제조 방법
CN100470742C (zh) 芯片尺寸封装的结构与其形成方法
US7663250B2 (en) Wafer level package and manufacturing method thereof
US9640502B2 (en) Stacked semiconductor device
KR101096039B1 (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
US20080136004A1 (en) Multi-chip package structure and method of forming the same
CN113140519A (zh) 采用模制中介层的晶圆级封装
KR20160122670A (ko) 고라우팅 밀도 패치를 갖는 반도체 패키지
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN105280599A (zh) 用于半导体器件的接触焊盘
CN108447860B (zh) 半导体封装结构
US10847447B2 (en) Semiconductor device having planarized passivation layer and method of fabricating the same
US20110244675A1 (en) Structure and method of forming pillar bumps with controllable shape and size
JP5263546B2 (ja) 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法
US20200235065A1 (en) Semiconductor package and manufacturing method thereof
US8723319B2 (en) BGA package structure and method for fabricating the same
US20100052148A1 (en) Package structure and package substrate
US20210296221A1 (en) Semiconductor package and manufacturing method thereof
US9059004B2 (en) Method for chip scale package and package structure thereof
US9922950B2 (en) Method and structure for wafer-level packaging
US20100155937A1 (en) Wafer structure with conductive bumps and fabrication method thereof
US20090146299A1 (en) Semiconductor package and method thereof
CN103489803A (zh) 半导体封装结构的形成方法
TW201903980A (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131225