CN210270888U - 一种单总线通信电路 - Google Patents
一种单总线通信电路 Download PDFInfo
- Publication number
- CN210270888U CN210270888U CN201921370325.3U CN201921370325U CN210270888U CN 210270888 U CN210270888 U CN 210270888U CN 201921370325 U CN201921370325 U CN 201921370325U CN 210270888 U CN210270888 U CN 210270888U
- Authority
- CN
- China
- Prior art keywords
- chip
- data
- communication
- mcu
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本实用新型涉及一种单总线通信电路,其将N个芯片进行串联,MCU向芯片传输数据时,会传N+1组数据,其中前N组数据对应N个芯片,最后一组数据则为LATCH类型数据;每一芯片仅获取其所接受的第一组数据,其余数据则会传送至下一芯片,最后一个芯片则会将N+1组数据中的最后一组数据LATCH反馈至MCU;当所有芯片均获取LATCH数据时,N个芯片同时输出其锁获取的数据信息。相较于现有技术,本实用新型仅占用了MCU的两个IO口,且串联的芯片可以分散到不同位置,从而具有MCU IO口占用少、散热性好、功耗低的特点。
Description
技术领域
本实用新型涉及电子通信领域,具体涉及一种单总线通信电路。
背景技术
在数据通信中,MCU通常都需要控制设备的工作状态,而这时,会采用芯片来实现MCU对设备的控制,即MCU向芯片输出控制信号,进而控制与芯片连接的设备。而MCU与芯片之间的通信一般有多线通信和单线通信。以下以LED驱动为例说明。
如图1所示,为多芯片的多线通信控制,MCU通过N个驱动芯片来控制N个LED灯的状态,具体地,驱动芯片的控制输入端EN管脚连接MCU的控制输出端PWM,MCU控制输出端PWMX控制LED的电流状态。这种电路的优点:(1)可以采用较高的PWM频率分别控制每个LED的PWM;(2)每个驱动芯片驱动一个LED,多个芯片可以分散在***的不同位置,具有较好的散热特性。但是该电路也同样存在缺点:(1)MCU需要较多个输入输出端口驱动每个芯片,对MCU的IO资源需求较多,MCU同驱动芯片之间的连接线较多,使得***成本增加。
如图2所示,为多芯片的单总线通信,MCU的1个输出管脚输出单总线控制信号,分别控制N个驱动芯片的电流输出状态。驱动芯片必须含有地址选自管脚AD PIN,并且通常需要具有多个地址选择管脚AD。相较于图1所示电路,这种电路的MCU只需要1个输出资源,即可控制每个驱动芯片电流输出状态。但该电路的驱动芯片一般需要较多个地址选择管脚,这增加芯片成本。
如图3所示,为单芯片的单总线通信,一个驱动芯片驱动多个LED,MCU只需要1根或者两根总线控制驱动芯片,MCU通过些驱动芯片内部不同的寄存器可以控制每一个LED的输出电流状态。相较于图1和图2所示电路,这种电路能够节省芯片成本,而且MCU只需要较少输出管脚即可控制每个LED的电流输出状态。但是由于所有LED电流都由一个驱动芯片提供电流,驱动芯片的功耗较大,散热性能不及图1和图2所示电路。
实用新型内容
针对上述问题,本实用新型的目的在于提供一种单总线通信电路,其具有MCU IO口占用少、散热性好且功耗低的特点。
为实现上述目的,本实用新型采用的技术方案是:
一种单总线通信电路,其包括一MCU和N个串联在一起的芯片,所述MCU设有通信输入端口和通信输出端口,MCU的通信输出端口输出信号至第一个芯片,而第N个芯片输出反馈信号LATCH至MCU的通信输入端口;所述芯片设有单总线通信协议电路模块,所述单总线通信协议电路模块设有通信输入端口、通信输出端口、信号输出端口;所述单总线通信协议电路模块的通信输入端口为芯片的通信输入端,单总线通信协议电路模块的通信输出端口为芯片的通信输出端口,单总线通信协议电路模块的信号输出端用于输出本芯片获取的数据;所述芯片的通信输入端口连接MCU的通信输出端口或上一芯片的通信输出端口,所述芯片的通信输出端口连接下一芯片的通信输入端口或MCU的通信输出端口。
所述芯片还设有振荡器模块,所述振荡器模块的时钟输出端连接单总线通信协议电路模块的采样时钟输入端。
所述MCU的通信输出端口输出的信号包括N+1组数据D1,D2, …… , DN-1, DN,LATCH。
所述N+1组数据中的每一组数据包括同步时钟和数据,其中,数据为每一芯片接收的信息,其类型为:DATAON,DATAOFF,LATCH,复位操作。
所述芯片设有IDLE MODE状态和PASS MODE状态;PASS MODE状态是指,芯片的通信输出端的逻辑高低和通信输入端的一样;IDLE MODE状态是指,不管芯片的通信输入端输入为高或者低电平,通信输出端输出固定高电平状态。
采用上述方案后,本实用新型将N个芯片进行串联,MCU向芯片传输数据时,会传N+1组数据,其中前N组数据对应N个芯片,最后一组数据则为LATCH类型数据;每一芯片仅获取其所接受的第一组数据,其余数据则会传送至下一芯片,最后一个芯片则会将N+1组数据中的最后一组数据LATCH反馈至MCU;当所有芯片均获取LATCH数据时,N个芯片同时输出其锁获取的数据信息。相较于现有技术,本实用新型仅占用了MCU的两个IO口,且串联的芯片可以分散到不同位置,从而具有MCU IO口占用少、散热性好、功耗低的特点。同时,因为串联的N个芯片在获取与其对应的数据后并不会马上输出,而是当所有芯片均接收LATCH信号后,N个芯片会同时将其所获取的数据同时输出,实现N个芯片的数据同步。而且,MCU会根据其接收到信号的判断数据传输是否有问题,当数据传输存在问题时,MCU则会发送复位操作数据,使芯片复位为初始状态,然后重新发送数据,由此避免芯片的错误数据输出。此外,本实用新型在传输数据的同时增加同步时钟,增加了数据传输的抗干扰能力,提高了数据的准确性。
附图说明
图1为现有的多芯片多线通信电路;
图2为现有的多芯片单线通信电路;
图3为现有的单芯片单线通信电路;
图4为本实用新型单总线通信电路;
图5为本实用新型芯片电路示意图;
图6为本实用新型单总线通信协议电路模块示意图;
图7为本实用新型MCU传输的帧信号示意图;
图8为本实用新型单总线每帧信号的数据时序图;
图9为本实用新型的每帧信号中的每组数据的时序图;
图10为本实用新型DATAON类型数据传送时序图;
图11为本实用新型DATAOFF类型数据传送时序图;
图12为本实用新型LATCH类型数据传送时序图;
图13为本实用新型复位操作数据的传送时序图;
图14为本实用新型实施例的LED驱动电路图;
图15为本实用新型实施例的LED驱动芯片电路图。
具体实施方式
如图4至图6所示,本实用新型揭示了一种单总线通信电路,其包括一MCU1和N个串联在一起的芯片2,MCU1设有通信输入端口和通信输出端口,MCU1的通信输出端口输出信号至第一个芯片2,而第N个芯片2输出反馈信号至MCU1的通信输入端口。芯片1内设有单总线通信协议电路模块21,该单总线通信协议电路模块21设有电源端VDD、接地端GND、通信输入端口COMIN、通信输出端口COMOUT、信号输出端口DATAOUT、采样时钟输入端CLK、上电复位信号输入端PRO;该单总线通信协议电路模块21的通信输入端口COMIN为芯片2的通信输入端COMIN,单总线通信协议电路模块21的通信输出端口COMOUT为芯片2的通信输出端口COMOUT,单总线通信协议电路模块21的信号输出端DATAOUT用于输出本芯片2获取的数据;芯片2的通信输入端口COMIN连接MCU的通信输出端口COMOUT或上一芯片2的通信输出端口,芯片2的通信输出端口COMOUT连接下一芯片2的通信输入端口COMIN或MCU的通信输出端口。
芯片2内还设有稳压模块、振荡器模块,其中,稳压模块的输入端IN为芯片2的电源端VCC,稳压模块的输出端VDD连接振荡器模块的电源端VDD和单总线通信协议电路模块21的电源端VDD,从而为振荡器模块和单总线通信协议电路模块21提供电源,而振荡器模块的时钟输出CLK连接单总线通信协议电路模块的采样时钟输入端CLK。
如图7至图9所示,基于同一实用新型构思,本实用新型还揭示了一种单总线通信方法,其包括MCU1和N个串联在一起的芯片2,MCU1输出信号至第一个芯片2,而第N个芯片2输出反馈信号至MCU1,这就意味着,每一芯片2仅获取其接收的第一组数据,其余数据则会传输至下一芯片2或MCU1。
具体地,第一个芯片2接收到N+1组数据D1,D2, …… , DN-1, DN, LATCH,并对数据D1进行解码,获取本芯片2的信息;然后把剩下的N组数据D2,D3,……, DN-1, DN, LATCH传送给第二个芯片2;
第二个芯片2接收到N组数据D2,D3, …… , DN-1, DN, LATCH,并对数据D2进行解码,获取本芯片2的信息;然后把剩下的N-1组数据D3,D4,……, DN-1, DN, LATCH 传送给第三个芯片2;
第三个芯片2接收到N-1组数据D3, …… , DN-1, DN, LATCH,第三个芯片2对数据D3进行解码,获取本芯片2的信息;然后把剩下的N-2组数据D4,……, DN-1, DN, LATCH传送给第四个芯片2;
以此类推,第N-1个芯片2接收3组数据DN-1, DN, LATCH,并对数据DN-1进行解码,获取本芯片2的信息;然后把剩下的2个数据DN,LATCH传送给第N个芯片2;
第N个芯片2接收2组数据 DN, LATCH,并对数据DN进行解码,获取本芯片2的信息;然后把剩下的1个数据LATCH反馈给MCU1;
当LATCH信号传送结束时,N个芯片2将当前帧接收到的本芯片2信息输出到数据输出端,实现N个芯片2同时输出数据。
MCU1向芯片2传输的内容包括同步时钟和数据,其中,同步时钟用于提高数据传输的抗干扰能力,保证数据传输的准确性,而数据为每一芯片接收的信息,其类型为:DATAON,DATAOFF,LATCH,复位操作。正常情况下,MCU1向芯片2传输的数据为DATAON、DATAOFF与LATCH,当传输出现错误时,MCU1向芯片2传输的数据为复位操作信息。每一芯片2接收数据前为IDLE MODE状态,成功接收第一组数据之后,其状态为PASS MODE状态;PASS MODE状态是指,芯片2的通信输出端COMOUT的逻辑高低和通信输入端COMIN的一样,通信输入端COMIN输入高则通信输出端COMOUT输出高,1COMIN输入为低电平则通信输出端COMOUT输出低电平。IDLE MODE状态是指,不管芯片2的通信输入端COMIN输入为高或者低电平,通信输出端COMOUT输出固定高电平状态。
DATAON类型数据传送时序如图10所示,MCU发送向芯片发送DATAON数据,包括两个字节:第一个字节为同步时钟,其包含8个比特BIT0-BIT7,为0101_0101;第二个字节为DATAON数据,其包含8个比特BIT0-BIT7,为1001_1111。
DATAOFF类型数据传送时序如图11所示,MCU1发送向芯片2发送DATAOFF数据,包括两个字节:第一个字节为同步时钟,其包含8个比特BIT0-BIT7,为0101_0101;第二个字节为DATAOFF数据,其包含8个比特BIT0-BIT7,为0110_1111。
LATCH类型数据传送时序如图12所示,MCU1发送向芯片2发送LATCH数据,包括两个字节:第一个字节为同步时钟,其包含8个比特BIT0-BIT7,为0101_0101;第二个字节为LATCH数据,其包含8个比特BIT0-BIT7,为0000_1111。
复位操作时序如图13所示,设置总线为低电平一段时间,比如2ms,芯片的单总线协议模块电路的状态被复位为上电初始状态IDLE状态。
本实用新型将N个芯片2进行串联,MCU向芯片传输数据时,会传N+1组数据,其中前N组数据对应N个芯片,最后一组数据则为LATCH类型数据;每一芯片仅获取其所接受的第一组数据,其余数据则会传送至下一芯片,最后一个芯片则会将N+1组数据中的最后一组数据LATCH反馈至MCU;当所有芯片均获取LATCH数据时,N个芯片2同时输出其锁获取的数据信息。相较于现有技术,本实用新型仅占用了MCU1的两个IO口,且串联的芯片可以分散到不同位置,从而具有MCU1 IO口占用少、散热性好、功耗低的特点。同时,因为串联的N个芯片2在获取与其对应的数据后并不会马上输出,而是当所有芯片2均接收LATCH信号后,N个芯片会同时将其所获取的数据同时输出,实现N个芯片2的数据同步。
而且,MCU1会根据其接收到信号的判断数据传输是否有问题,具体地,MCU1通信输出端口一共发送N+1组信号,MCU1检测通信输入端口输入的信号,如果通信输出端口在前N组数据发送时间内,通信输入端口输入信号一直为高电平,而且通信输出端口在第N+1组信号输出时间内,通信输入端口输入信号和通信输出端口输出的第N+1组信号相同,则此帧数据传输无误,否则存在通信错误。当数据传输存在问题时,MCU则会发送复位操作数据,使芯片2复位为初始状态,然后重新发送数据,由此避免芯片2的错误数据输出。此外,本实用新型在传输数据的同时增加同步时钟,增加了数据传输的抗干扰能力,提高了数据的准确性。
为详尽本实用新型的内容,下面以LED驱动芯片为例进行说明。
如图14所示,LED驱动芯片3的应用电路,其包括一MCU1以及N个串联的LED驱动芯片3,MCU·的通信输出端COMOUT连接第一个LED驱动芯片3的通信输入端COMIN,而第一个LED驱动芯片3的通信输出端COMOUT连接第二LED驱动芯片3的通信输入端COMIN,以此类推,第N个LED驱动芯片3的通信输出端COMOUT连接至MCU1的通信输入端COMIN;每一LED驱动芯片3的电流输出端OUT连接一LED灯。
如图15所示,LED驱动芯片3包括稳压模块31、振荡器模块32、带隙基准电路模块33、基准电流模块34、电流源模块36和单总线通信协议电路模块35,稳压模块31的输入端IN为芯片3的电源端VIN,稳压模块31的输出端VDD连接振荡器模块32的电源端VDD、带隙基准电路模块33的电源端VDD、基准电流模块34的电源端VDD以及单总线通信协议电路模块35的电源端VDD,而振荡器模块32的时钟输出CLK连接单总线通信协议电路模块35的采样时钟输入端CLK。单总线通信协议电路模块35的通信输入端口COMIN为LED驱动芯片3的通信输入端COMIN,单总线通信协议电路模块35的通信输出端口COMOUT为LED驱动芯片3的通信输出端口COMOUT,单总线通信协议电路模块35的信号输出端DATAOUT则连接电流源模块36的使能端EN,而连接电流源模块36的输入端VIN连接LED驱动芯片3的输入端VIN,其输出端OUT则为LED驱动芯片3的输出端OUT。
MCU1输出控制信号包含N+1组数据的SG0信号,第一个LED驱动芯3片获取第一组数据D1后,将剩余的N-1组数据传送至第二个LED驱动芯片3;第二个LED驱动芯片3获取第二组数据D2后,将剩余的N-1组数据传送至第三个LED驱动芯片3,以此类推,第N个LED驱动芯片3获取第N组数据DN后,将剩余的LATCH信号反馈至MCU1。当串联的N个LED驱动芯片3同时接收到LATCH信号后,N个LED驱动芯片3同时将其所接收的数据输出至电流源模块36,使电流源模块36输出电流驱动相应的LED亮起或熄灭。
相较于现有的LED驱动,本实施例的LED驱动电路能够同时控制N个LED灯的状态,实现LED灯的同步控制。如果在传输过程中噪声导致某颗芯片接收了错误的数据,MCU1可以通过其通信输入端口COMIN接收到的信息判断出有无输出传输错误,若有错误可通过终止LATCH信号的发送,并在发送一个复位信号之后,再重新发送一帧数据。从而避免了错误的数去驱动LED电流。
以上所述,仅是本实用新型实施例而已,并非对本实用新型的技术范围作任何限制,故凡是依据本实用新型的技术实质对以上实施例所作的任何细微修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (5)
1.一种单总线通信电路,其特征在于:包括一MCU和N个串联在一起的芯片,所述MCU设有通信输入端口和通信输出端口,MCU的通信输出端口输出信号至第一个芯片,而第N个芯片输出反馈信号LATCH至MCU的通信输入端口;所述芯片设有单总线通信协议电路模块,所述单总线通信协议电路模块设有通信输入端口、通信输出端口、信号输出端口;所述单总线通信协议电路模块的通信输入端口为芯片的通信输入端,单总线通信协议电路模块的通信输出端口为芯片的通信输出端口,单总线通信协议电路模块的信号输出端用于输出本芯片获取的数据;所述芯片的通信输入端口连接MCU的通信输出端口或上一芯片的通信输出端口,所述芯片的通信输出端口连接下一芯片的通信输入端口或MCU的通信输出端口。
2.根据权利要求1所述的一种单总线通信电路,其特征在于:所述芯片还设有振荡器模块,所述振荡器模块的时钟输出端连接单总线通信协议电路模块的采样时钟输入端。
3.根据权利要求1所述的一种单总线通信电路,其特征在于:所述MCU的通信输出端口输出的信号包括N+1组数据D1,D2, …… , DN-1, DN, LATCH。
4.根据权利要求3所述的一种单总线通信电路,其特征在于:所述N+1组数据中的每一组数据包括同步时钟和数据,其中,数据为每一芯片接收的信息,其类型为:DATAON,DATAOFF,LATCH,复位操作。
5.根据权利要求1所述的一种单总线通信电路,其特征在于:所述芯片设有IDLE MODE状态和PASS MODE状态;PASS MODE状态是指,芯片的通信输出端的逻辑高低和通信输入端的一样;IDLE MODE状态是指,不管芯片的通信输入端输入为高或者低电平,通信输出端输出固定高电平状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921370325.3U CN210270888U (zh) | 2019-08-22 | 2019-08-22 | 一种单总线通信电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921370325.3U CN210270888U (zh) | 2019-08-22 | 2019-08-22 | 一种单总线通信电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210270888U true CN210270888U (zh) | 2020-04-07 |
Family
ID=70017985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921370325.3U Active CN210270888U (zh) | 2019-08-22 | 2019-08-22 | 一种单总线通信电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210270888U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110471882A (zh) * | 2019-08-22 | 2019-11-19 | 矽恩微电子(厦门)有限公司 | 一种单总线通信电路及方法 |
-
2019
- 2019-08-22 CN CN201921370325.3U patent/CN210270888U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110471882A (zh) * | 2019-08-22 | 2019-11-19 | 矽恩微电子(厦门)有限公司 | 一种单总线通信电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170255588A1 (en) | Multiprotocol i3c common command codes | |
EP2309395B1 (en) | Method for realizing pins time share multiplexing and a system-on-a-chip | |
US8694710B2 (en) | Conversion of a two-wire bus into a single-wire bus | |
JP6878300B2 (ja) | マルチモード変調を用いる向上した仮想gpio | |
US20020108011A1 (en) | Dual interface serial bus | |
US9563398B2 (en) | Impedance-based flow control for a two-wire interface system with variable frame length | |
US20200142854A1 (en) | Multilane heterogeneous serial bus | |
TWI464596B (zh) | 促進可攜式電子裝置中之組件間之通訊之系統及方法與可攜式電子裝置 | |
JP3384838B2 (ja) | インターフェース装置 | |
JP2005025767A (ja) | バス接続を介してのランダムアクセスのための方法およびデータ構造 | |
CN103530261A (zh) | 一种访问多个具有相同i2c地址从机的电路和管理方法 | |
US8948209B2 (en) | Transmission over an 12C bus | |
WO2019165804A1 (zh) | 驱动控制方法、组件及显示装置 | |
US9880895B2 (en) | Serial interface with bit-level acknowledgement and error correction | |
WO2000002134A2 (en) | Improved inter-device serial bus protocol | |
CN210270888U (zh) | 一种单总线通信电路 | |
CN101702848A (zh) | 一种led装饰照明的单线串连驱动电路 | |
US10402365B2 (en) | Data lane validation procedure for multilane protocols | |
CN110471882A (zh) | 一种单总线通信电路及方法 | |
CN114999409A (zh) | Mini LED背光控制电路、显示设备和方法 | |
CN214751429U (zh) | 低速通信*** | |
CN210836077U (zh) | 一种简易单总线通信电路 | |
CN117951065A (zh) | 一种用于多芯片级联的通信协议 | |
EP1498823A2 (en) | Method and data structure for random acces via a bus connection | |
CN117707868A (zh) | Spi从机使能方法、***及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |