CN210182392U - 一种浅沟槽的电极同侧二极管芯片 - Google Patents
一种浅沟槽的电极同侧二极管芯片 Download PDFInfo
- Publication number
- CN210182392U CN210182392U CN201920611265.3U CN201920611265U CN210182392U CN 210182392 U CN210182392 U CN 210182392U CN 201920611265 U CN201920611265 U CN 201920611265U CN 210182392 U CN210182392 U CN 210182392U
- Authority
- CN
- China
- Prior art keywords
- region
- diode chip
- groove
- area
- impurity doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种浅沟槽的电极同侧二极管芯片，包括硅片衬底，其上表面通过杂质掺杂形成有相互间隔的N+区及P+区，且N+区或P+区的边缘区域开有沟槽；硅片衬底上表面于N+区及P+区的周边区域以及沟槽的表面覆盖有多晶硅钝化复合薄膜层；沟槽中还填充有玻璃胶，并通过高温烧结形成玻璃钝化层；N+区及P+区的表面均沉积有金属层形成金属电极。本实用新型的电极同侧，体积小、成本低、降功耗且电性能优异。
Description
技术领域
本实用新型涉及一种二极管，具体涉及一种浅沟槽的电极同侧二极管芯片。
背景技术
二极管广泛应用在各种电路中，可以说凡有电路处皆有二极管，利用其单向导通的特性把交流电转化为直流电，使电路的终端部件可以获得稳定的直流电输入。现有整流二极管的制造方法是以N 型〈111〉晶向单晶硅片为基本材料，在该硅片的上表面进行一次硼掺杂形成平的P 区，然后在下表面进行一次磷扩散形成平的N 区，然后再进行光刻、金属化、合金等工序，最终形成二极管的PN 结构和电极金属，制成整流二极管芯片（业界亦称“晶粒”）。
现有技术的不足包括：
一、由于采用芯片两面扩散的工艺形成PN结，不利于产品的小型化；
二、芯片两面都有电极和引线框架，进一步增加了厚度，并增加了电路连接工艺的复杂程度，而且在后续的封装工序中，芯片不能与外侧散热片直接接触，散热效果也会受到影响；
三、上述现有二极管在工作的过程中，反向截止，正向导通，在正向电流导通过程中由于其自身的正向压降存在，二极管会不断发热，P=U*I（这里U 是正向压降，I 是代表正常工作的电流）。二极管发热的这部分功耗不但由于持续的发热而影响器件的可靠性和使用寿命，而且消耗大量无谓的能量，这和目前绿色节能的环保要求显得格格不入。
因此，如何解决上述现有技术存在的不足，便成为本实用新型所要研究解决的课题。
发明内容
本实用新型的目的是提供一种浅沟槽的电极同侧二极管芯片。
为达到上述目的，本实用新型采用的技术方案是：
一种浅沟槽的电极同侧二极管芯片，包括一硅片衬底，所述硅片衬底的上表面通过第一杂质掺杂形成有N+区，并通过第二杂质掺杂形成有P+区，且N+区与P+区间隔设置；
其中，所述N+区或所述P+区的边缘区域开有沟槽；
所述硅片衬底上表面于所述N+区的周边区域、所述P+区的周边区域以及所述沟槽的表面覆盖有一层多晶硅钝化复合薄膜层；所述沟槽中还填充有玻璃胶，并通过高温烧结形成玻璃钝化层；
所述N+区以及所述P+区的表面均沉积有金属层，形成金属电极。
上述技术方案中的有关内容解释如下：
1．上述方案中，所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂，所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂。
2．上述方案中，所述硅片衬底为N 型〈111〉晶向，所述沟槽开设于所述P+区的边缘区域；
或者，所述硅片衬底为P 型〈111〉晶向，所述沟槽开设于所述N+区的边缘区域。
3．上述方案中，所述P+区与所述N+区的距离为200~300um。
4．上述方案中，所述N+区表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm；所述P+区表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm。
5．上述方案中，所述沟槽的深度为20~40um。
6．上述方案中，所述玻璃胶的厚度为25~35μm。
7．上述方案中，所述N+区和所述P+区的下表面均呈弧形，PN结呈U形增加了有效面积。
8．上述方案中，所述N+区和所述P+区在水平方向并列间隔设置。
9．上述方案中，所述N+区和所述P+区在水平方向一者被另一者包围，呈“回”字形。如P+区可被N+区包围，或者在某些使用要求下，可设计为N+区可被P+区包围。
10．上述方案中，所述多晶硅钝化复合薄膜层采用CVD工艺沉积形成，其工艺条件为：首先，在650±1℃的温度条件下通入硅烷气体和一氧化二氮气体，时间为25±1分钟，其中所述硅烷气体的流速为每分钟130±5ml，所述一氧化二氮气体的流速为每分钟30±2ml；然后，在780±1℃的温度条件下继续通入硅烷气体和一氧化二氮气体，时间为15±0.5分钟，且两种气体的流速分别为SiH4每分钟25±5ml和N2O每分钟80±5ml；最终形成一层含氧多晶硅钝化膜和二氧化硅薄膜的所述多晶硅钝化复合薄膜层。
本实用新型的工作原理及优点如下：
本实用新型一种浅沟槽的电极同侧二极管芯片，包括硅片衬底，其上表面通过杂质掺杂形成有相互间隔的N+区及P+区，且P+区的边缘区域开有沟槽；硅片衬底上表面于N+区及P+区的周边区域以及沟槽的表面覆盖有多晶硅钝化复合薄膜层；沟槽中还填充有玻璃胶，并通过高温烧结形成玻璃钝化层；N+区及P+区的表面均沉积有金属层形成金属电极。
相比现有技术而言，本实用新型的优点包括：
一、N+区与P+区位于硅片衬底的同一面，采用芯片同一面扩散的工艺形成PN结，有利于产品的小型化，并可保证高可靠性的品质；
二、无需在芯片两面都设电极和引线框架，降低了电路连接工艺的复杂程度，且在后续的封装工序中，芯片能与外侧散热片直接接触，散热效果大幅提升；
三、结合印刷技术可取消常规的铜引线，大大简化了流程，并节约成本；
四、通过与陶瓷基板贴装后可直接应用于电路，取消了环氧，降低了热阻，提升了散热性能；
五、采用20~40um的浅沟槽，结合多晶硅钝化复合薄膜层加玻璃钝化的方式对PN结进行保护，工艺流程简单，化学品耗用少，正向功耗低，制造成本低但品质高；
六、通过选择性扩散形成U形的PN结，增加了PN结的有效面积，显著降低了二极管在电路中应用时的功耗；
七、结构适用于普通的整流二极管、快恢复二极管、TVS保护二极管、稳压管等。
相较传统二极管芯片结构而言，本实用新型能够做到大幅简化封装，从而能够降低材料费、人工费，有利于降低大批量二极管半导体器件的加工成本，实现最多可降低30%的加工成本，并能够提升单位时间的生产效率。还能减少客户端的使用能耗，更有利于减少资源的浪费（免去对树脂、焊锡、铜引线等材料的消耗），对环保作出贡献。
附图说明
附图1为本实用新型实施例的结构示意图；
附图2为本实用新型实施例N+区和P+区并列设置的示意图；
附图3为本实用新型实施例N+区和P+区包围设置的示意图。
以上附图中：1．硅片衬底；2．N+区；3．P+区；4．沟槽；5．多晶硅钝化复合薄膜层；6．玻璃钝化层；7．金属层；d．距离。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例：参见附图1~3所示，一种浅沟槽的电极同侧二极管芯片；选择硅片衬底1，该硅片衬底1可选用N型〈111〉晶向或者P型〈111〉晶向，本实施例以N型〈111〉晶向为例进行说明。
所述硅片衬底1的上表面通过第一杂质掺杂形成有N+区2，该第一杂质掺杂可为磷杂质掺杂（也可为砷杂质掺杂），并通过第二杂质掺杂形成有P+区3，该第二杂质掺杂可为硼杂质掺杂（也可为镓杂质掺杂），且N+区2与P+区3间隔设置；所述N+区2表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm；所述P+区3表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm。
其中，所述P+区3的边缘区域开有沟槽4（若所述硅片衬底为P 型〈111〉晶向，则所述沟槽4开设于所述N+区2的边缘区域），该沟槽4的深度为20~40um。
所述硅片衬底1上表面于所述N+区2的周边区域、所述P+区3的周边区域以及所述沟槽4的表面覆盖有一层多晶硅钝化复合薄膜层5；所述沟槽4中还填充有玻璃胶，其厚度为25~35μm，并通过高温烧结形成致密的玻璃钝化层6。
所述N+区2以及所述P+区3的表面均沉积有金属层7，形成金属电极。
其中，所述N+区2和所述P+区3的下表面均呈弧形（图中未示意）。通过选择性扩散形成U形的PN结，增加了PN结的有效面积，显著降低了二极管在电路中应用时的功耗。
其中，所述P+区3与所述N+区2的距离d为200~300um。之所以选择该距离参数，是因为P+区3和N+区2的距离设计必须保证一定的范围，当外加电场时，二极管PN结的空间电荷区会外扩展，P+区3和N+区2的距离太近则导致空间电荷区的展宽不够，二极管会提前击穿而达不到设计的电压要求，如果太宽则导致尺寸的增加和材料的浪费。
其中，所述多晶硅钝化复合薄膜层5采用CVD工艺（化学气相淀积工艺）沉积形成，其工艺条件为：首先，在650±1℃的温度条件下通入硅烷气体和一氧化二氮气体，时间为25±1分钟，其中所述硅烷气体的流速为每分钟130±5ml，所述一氧化二氮气体的流速为每分钟30±2ml；然后，在780±1℃的温度条件下继续通入硅烷气体和一氧化二氮气体，时间为15±0.5分钟，且两种气体的流速分别为SiH4每分钟25±5ml和N2O每分钟80±5ml；最终形成一层含氧多晶硅钝化膜和二氧化硅薄膜的所述多晶硅钝化复合薄膜层5。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (10)
1.一种浅沟槽的电极同侧二极管芯片，其特征在于：包括一硅片衬底，所述硅片衬底的上表面通过第一杂质掺杂形成有N+区，并通过第二杂质掺杂形成有P+区，且N+区与P+区间隔设置；
其中，所述N+区或所述P+区的边缘区域开有沟槽；
所述硅片衬底上表面于所述N+区的周边区域、所述P+区的周边区域以及所述沟槽的表面覆盖有一层多晶硅钝化复合薄膜层；所述沟槽中还填充有玻璃胶，并通过高温烧结形成玻璃钝化层；
所述N+区以及所述P+区的表面均沉积有金属层，形成金属电极。
2.根据权利要求1所述的二极管芯片，其特征在于：所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂，所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂。
3.根据权利要求1所述的二极管芯片，其特征在于：所述硅片衬底为N 型〈111〉晶向，所述沟槽开设于所述P+区的边缘区域。
4.根据权利要求1所述的二极管芯片，其特征在于：所述硅片衬底为P 型〈111〉晶向，所述沟槽开设于所述N+区的边缘区域。
5.根据权利要求1所述的二极管芯片，其特征在于：所述P+区与所述N+区的距离为200~300um。
6.根据权利要求1所述的二极管芯片，其特征在于：所述N+区表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm；所述P+区表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm。
7.根据权利要求1所述的二极管芯片，其特征在于：所述沟槽的深度为20~40um。
8.根据权利要求1所述的二极管芯片，其特征在于：所述玻璃胶的厚度为25~35μm。
9.根据权利要求1所述的二极管芯片，其特征在于：所述N+区和所述P+区在水平方向并列间隔设置。
10.根据权利要求1所述的二极管芯片，其特征在于：所述N+区和所述P+区在水平方向一者被另一者包围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920611265.3U CN210182392U (zh) | 2019-04-30 | 2019-04-30 | 一种浅沟槽的电极同侧二极管芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920611265.3U CN210182392U (zh) | 2019-04-30 | 2019-04-30 | 一种浅沟槽的电极同侧二极管芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210182392U true CN210182392U (zh) | 2020-03-24 |
Family
ID=69832280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920611265.3U Active CN210182392U (zh) | 2019-04-30 | 2019-04-30 | 一种浅沟槽的电极同侧二极管芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210182392U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110061066A (zh) * | 2019-04-30 | 2019-07-26 | 苏州固锝电子股份有限公司 | 一种浅沟槽的电极同侧二极管芯片的制造工艺 |
-
2019
- 2019-04-30 CN CN201920611265.3U patent/CN210182392U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110061066A (zh) * | 2019-04-30 | 2019-07-26 | 苏州固锝电子股份有限公司 | 一种浅沟槽的电极同侧二极管芯片的制造工艺 |
| CN110061066B (zh) * | 2019-04-30 | 2024-02-09 | 苏州固锝电子股份有限公司 | 一种浅沟槽的电极同侧二极管芯片的制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101681936B (zh) | 清洗由太阳能蚀刻浆料制造的太阳能电池表面开口的方法 | |
| US11990554B2 (en) | Solar cell and method for producing same | |
| EP4235805A1 (en) | Solar cell, method for preparing the same, and photovoltaic module | |
| CN110061066B (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
| CN102270640B (zh) | 大电流整晶圆全压接平板式封装的igbt及其制造方法 | |
| CN106449731A (zh) | 一种半导体整流二极管 | |
| CN102487102A (zh) | 太阳能电池及其制备方法 | |
| CN110060934B (zh) | 一种四颗二极管集成芯片的制造工艺 | |
| CN210182392U (zh) | 一种浅沟槽的电极同侧二极管芯片 | |
| CN210272368U (zh) | 一种低钳位电压单向tvs器件 | |
| CN210182393U (zh) | 一种可并联组合的整流二极管芯片 | |
| CN210182359U (zh) | 一种四颗二极管集成芯片 | |
| US20230420582A1 (en) | Conductive contacts for polycrystalline silicon features of solar cells | |
| CN210182384U (zh) | 一种新型四颗二极管集成芯片 | |
| CN110060965A (zh) | 免封装二极管及其加工工艺 | |
| CN210182390U (zh) | 一种免封装二极管 | |
| CN207381411U (zh) | 具有多晶硅钝化遂穿复合结的p型双面晶硅电池 | |
| JP4693492B2 (ja) | 光電変換装置およびそれを用いた光発電装置 | |
| CN210182364U (zh) | 免封装二极管 | |
| CN106409828B (zh) | 一种适用小型化封装的半桥整流肖特基器件及制造方法 | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| CN205231072U (zh) | 一种中低压台面二极管芯片 | |
| WO2020220664A1 (zh) | 一种可并联组合的整流二极管芯片的制造工艺 | |
| CN218730968U (zh) | 太阳能电池及光伏组件 | |
| JPH0226079A (ja) | トリガダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |