CN210182364U - 免封装二极管 - Google Patents
免封装二极管 Download PDFInfo
- Publication number
- CN210182364U CN210182364U CN201920610713.8U CN201920610713U CN210182364U CN 210182364 U CN210182364 U CN 210182364U CN 201920610713 U CN201920610713 U CN 201920610713U CN 210182364 U CN210182364 U CN 210182364U
- Authority
- CN
- China
- Prior art keywords
- region
- diode
- substrate
- impurity doping
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Led Device Packages (AREA)
Abstract
一种免封装二极管;二极管包括绝缘硬质散热基板、绝缘导热胶、二极管芯片及导电合金层;绝缘硬质散热基板的下表面通过绝缘导热胶与二极管芯片的上表面黏贴固定;二极管芯片包括硅片衬底,其下表面通过第一杂质掺杂形成有N+区,并通过第二杂质掺杂形成有P+区,且N+区与P+区间隔设置;N+区及P+区同侧且两者的表面均设有金属电极,金属电极的表面均形成有导电合金层。本实用新型通过大幅简化封装,能够降低材料费、人工费,实现最多可降低30%的加工成本,并能够提升单位时间的生产效率。
Description
技术领域
本实用新型涉及二极管的加工制造领域,具体涉及一种免封装二极管及其加工工艺。
背景技术
二极管广泛应用在各种电路中,可以说凡有电路处皆有二极管,利用其单向导通的特性把交流电转化为直流电,使电路的终端部件可以获得稳定的直流电输入。现有整流二极管的制造方法是以N 型〈111〉晶向单晶硅片为基本材料,在该硅片的上表面进行一次硼掺杂形成平的P 区,然后在下表面进行一次磷扩散形成平的N 区,然后再进行光刻、金属化、合金等工序,最终形成二极管的PN 结构和电极金属,制成整流二极管芯片(业界亦称“晶粒”)。最后通过封装工艺制成最终的二极管产品,传统的封装工艺通常包括框架组装、点焊膏、晶粒组装、焊接组合、清洗、注塑环氧成型、固化、去胶、切筋并弯脚、回流焊、电镀、退火、测试、激光印字、包装。
上述现有技术的不足包括:
一、由于采用芯片两面扩散的工艺形成PN结,不利于产品的小型化;
二、芯片两面都有电极和引线框架,进一步增加了厚度,并增加了电路连接工艺的复杂程度,而且在后续的封装工序中,芯片不能与外侧散热片直接接触,散热效果也会受到影响;
三、封装工艺的工序过多,导致资源浪费、成本提升、生产周期过长,并且过多的工序还提高了加工出错的概率。
因此,如何解决上述现有技术存在的不足,便成为本实用新型所要研究解决的课题。
发明内容
本实用新型的目的是提供一种免封装二极管。
为达到上述目的,本实用新型采用的技术方案是:
一种免封装二极管;从上至下依次包括绝缘硬质散热基板、绝缘导热胶、二极管芯片以及导电合金层;
所述绝缘硬质散热基板的下表面通过所述绝缘导热胶与所述二极管芯片的上表面黏贴固定;
所述二极管芯片包括一N 型或P型〈111〉晶向的硅片衬底,其下表面通过第一杂质掺杂形成有N+区,并通过第二杂质掺杂形成有P+区,且N+区与P+区间隔设置;所述N+区以及所述P+区形成于硅片衬底的同侧,并且两者的表面均设有金属电极,构成两所述金属电极位于硅片衬底的同侧;
其中,两所述金属电极的表面均通过熔化焊膏形成有所述导电合金层。
上述技术方案中的有关内容解释如下:
1.上述方案中,所述绝缘硬质散热基板为陶瓷基板,也可选用碳化硅基板或其它相同或相似功能的基板,优选陶瓷基板是因为陶瓷基板的膨胀系数和硅最为接近,可减少封装应力。
2.上述方案中,所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂,所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂。
3.上述方案中,所述硅片衬底为N 型〈111〉晶向,所述P+区的边缘区域开有沟槽,该沟槽中填充有玻璃钝化层。
4.上述方案中,所述硅片衬底为P 型〈111〉晶向,所述N+区的边缘区域开有沟槽,该沟槽中填充有玻璃钝化层。
5.上述方案中,所述N+区、所述P+区的数量均至少为一个。
6.上述方案中,所述N+区和所述P+区在水平方向并列间隔设置,或者,所述N+区和所述P+区在水平方向一者被另一者包围。
本实用新型的工作原理及优点如下:
本实用新型一种免封装二极管;包括绝缘硬质散热基板、绝缘导热胶、二极管芯片及导电合金层;绝缘硬质散热基板的下表面通过绝缘导热胶与二极管芯片的上表面黏贴固定;二极管芯片包括硅片衬底,其下表面通过第一杂质掺杂形成有N+区,并通过第二杂质掺杂形成有P+区,且N+区与P+区间隔设置;N+区及P+区同侧且两者的表面均设有金属电极,金属电极的表面均形成有导电合金层。
相比现有技术而言,本实用新型的优点包括:
一、二极管芯片的N+区与P+区位于硅片衬底的同一面,采用芯片同一面扩散的工艺形成PN结,有利于产品的小型化,并可保证高可靠性的品质;
二、无需在芯片两面都设电极和引线框架,降低了电路连接工艺的复杂程度,在封装工序中,芯片能与外侧散热片直接接触,散热效果大幅提升;
三、结合印刷技术可取消常规的铜引线,大大简化了流程,并节约成本;同时由于集成度的增加,器件的体积可以大幅度减小;
四、通过与绝缘硬质散热基板贴装后可直接应用于电路,取消了环氧,降低了热阻,提升了散热性能;
五、采用20~40um的浅沟槽,结合多晶硅钝化复合薄膜层加玻璃钝化的方式对PN结进行保护,工艺流程简单,化学品耗用少,正向功耗低,制造成本低但品质高;
六、通过选择性扩散形成U形的PN结,增加了PN结的有效面积,显著降低了二极管在电路中应用时的功耗;
七、结构适用于普通的整流二极管、快恢复二极管、TVS保护二极管、稳压管等。
综上,本实用新型打破了传统二极管封装结构及工艺,在保证二极管散热和绝缘性能的前提下,使得二极管的封装工艺更为简单、有效。不仅有利于降低大批量二极管半导体器件的加工成本,还能减少客户端的使用能耗,更有利于减少资源的浪费(免去对树脂、焊锡、铜引线等材料的消耗),对环保作出贡献。
相较传统二极管封装结构及工艺而言,本实用新型通过大幅简化封装,能够降低材料费、人工费,实现最多可降低30%的加工成本,并能够提升单位时间的生产效率。
附图说明
附图1为本实用新型实施例一的立体图;
附图2为本实用新型实施例一的结构示意图;
附图3为本实用新型实施例一的底面示意图;
附图4为本实用新型实施例一的分解***图;
附图5为本实用新型实施例一二极管芯片的结构示意图;
附图6为本实用新型实施例二的立体图;
附图7为本实用新型实施例二的底面示意图;
附图8为本实用新型实施例三的立体图;
附图9为本实用新型实施例三的底面示意图。
以上附图中:1.绝缘硬质散热基板;2.绝缘导热胶;3.二极管芯片;4.第二绝缘导热胶;5.硅片衬底;6.N+区;7.P+区;8.沟槽;9.玻璃钝化层;10.电极;d.距离;11.导电合金层。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述:
实施例一:参见附图1~5所示,一种免封装二极管;从上至下依次包括绝缘硬质散热基板1、绝缘导热胶2、二极管芯片3、第二绝缘导热胶4、导电合金层11。
所述绝缘硬质散热基板1的下表面通过所述绝缘导热胶2与所述二极管芯片3的上表面黏贴固定。所述绝缘硬质散热基板1优选陶瓷基板,因为陶瓷基板的膨胀系数和硅最为接近,可减少封装应力。也可选用碳化硅基板或其它相同或相似功能的基板。
如图5所示,所述二极管芯片3包括一硅片衬底5,其下表面通过第一杂质掺杂形成有N+区6,并通过第二杂质掺杂形成有P+区7,且N+区6与P+区7间隔设置;所述N+区6以及所述P+区7形成于硅片衬底5的同侧,并且两者的表面均通过沉积金属层形成金属电极10,构成两所述金属电极10位于硅片衬底5的同侧;所述第二绝缘导热胶4贴敷于二极管芯片3的下表面,并裸露出各所述金属电极10。通过第二绝缘导热胶4的设置,未来二极管在装配后得以实现与PCB板绝缘。其中,两所述金属电极10的表面均通过熔化焊膏形成有所述导电合金层11。
其中,所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂,所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂。所述N+区6表面的掺杂浓度至少1021atm/cm3,扩散深度为30~50μm;所述P+区7表面的掺杂浓度至少1021atm/cm3,扩散深度为50~70μm。
所述硅片衬底5为N 型〈111〉晶向,所述P+区7的边缘区域开有沟槽8。或者,所述硅片衬底5为P 型〈111〉晶向,所述N+区6的边缘区域开有沟槽8。
所述沟槽8的深度为20~40um;沟槽8中填充有玻璃胶,其厚度为25~35μm,并通过高温烧结形成玻璃钝化层9。
其中,所述N+区6、所述P+区7的数量均为一个,且在水平方向并列间隔设置。其中,所述N+区6与所述P+区7的距离d为200~300um。之所以选择该距离参数,是因为N+区6和P+区7的距离设计必须保证一定的范围,当外加电场时,二极管PN结的空间电荷区会外扩展,N+区6和P+区7的距离太近则导致空间电荷区的展宽不够,二极管会提前击穿而达不到设计的电压要求,如果太宽则导致尺寸的增加和材料的浪费。
本实用新型二极管的加工工艺包括以下步骤:
步骤一、于二极管芯片3的上表面,即非焊接面上涂敷绝缘导热胶2,并通过该绝缘导热胶2贴附绝缘硬质散热基板1。
步骤二、通过网板遮挡各电极10,对二极管芯片3下表面进行局部印刷第二绝缘导热胶4。
步骤三、高温烘烤固胶,烘烤温度为150±10℃,烘烤时间为0.5±0.1h。至此完成晶圆的加工。
步骤四、于两所述电极10的表面均印刷焊膏,并过隧道炉熔化所述焊膏使之与金属电极10形成导电合金层11(即锡球)。
步骤五、冷却后,在所述绝缘硬质散热基板1的上表面贴附一层蓝膜,然后通过晶圆专用切割机按照厂家设计的尺寸分割为数个单独的晶粒,即分割为数个二极管芯片3。其中所述蓝膜为具有一定粘附性的PVC材质薄膜,是晶圆切割的通用载体,在步骤五完成后去除。
步骤六、蓝膜携带产品装载自动测试机上,全数进行电性测试,通过测试的成品进行激光印字,合格品装载入载带中并热封表面覆带。其中自动测试机的选择和使用、电性测试的具体方式等均为常规技术,故不赘述。
其中,所述绝缘硬质散热基板1为陶瓷基板,其的厚度为0.3~0.6mm,热导率为100~300W/m.K,线性热膨胀系数为2.4~4.8(10-6/K),绝缘强度为10~20 kV/mm,体积电阻率大于1010Ω.m,在实际应用时可选用AN3170型号。陶瓷基板具有高导热高绝缘特性,同时可提高产品的强度,有助于保护二极管芯片3,并保证二极管芯片3的散热性和绝缘性。
其中,所述绝缘导热胶2的厚度为0.02~0.05mm,热导率为1~3W/m.K,绝缘强度为10~20 kV/mm,体积电阻率小于1015Ω.m,25℃时拉伸模量为5000~10000N/mm2(psi),200℃时拉伸模量为50~200 N/mm2(psi),可选用282-EN型号。
所述第二绝缘导热胶4的厚度为0.02~0.05mm,热导率为1~3W/m.K,绝缘强度为10~20 kV/mm,体积电阻率小于1015Ω.m,25℃时拉伸模量为5000~10000N/mm2(psi),200℃时拉伸模量为50~200 N/mm2(psi),可选用282-EN型号。
其中,步骤四“通过表面印刷焊膏,并过隧道炉熔化焊膏形成形成导电合金层11”的技术细节不再赘述,因为该技术为现有技术,能够由本领域技术人员熟练掌握并灵活运用。
实施例二:参见附图6~7所示,一种免封装二极管;与实施例一不同之处在于:所述N+区6、所述P+区7的数量均为多个,且在水平方向一者被另一者包围。其他部分与实施例一相同,故不再赘述。
实施例三:参见附图8~9所示,一种免封装二极管;与实施例一不同之处在于:所述N+区6、所述P+区7的数量均为多个,且在水平方向并列间隔设置。其他部分与实施例一相同,故不再赘述。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。
Claims (7)
1.一种免封装二极管;其特征在于:
从上至下依次包括绝缘硬质散热基板、绝缘导热胶、二极管芯片以及导电合金层;
所述绝缘硬质散热基板的下表面通过所述绝缘导热胶与所述二极管芯片的上表面黏贴固定;
所述二极管芯片包括一硅片衬底,其下表面通过第一杂质掺杂形成有N+区,并通过第二杂质掺杂形成有P+区,且N+区与P+区间隔设置;所述N+区以及所述P+区形成于硅片衬底的同侧,并且两者的表面均设有金属电极,构成两所述金属电极位于硅片衬底的同侧;
其中,两所述金属电极的表面均通过熔化焊膏形成有所述导电合金层。
2.根据权利要求1所述的二极管,其特征在于:所述绝缘硬质散热基板为陶瓷基板。
3.根据权利要求1所述的二极管,其特征在于:所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂,所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂。
4.根据权利要求1所述的二极管,其特征在于:所述硅片衬底为N 型〈111〉晶向,所述P+区的边缘区域开有沟槽,该沟槽中填充有玻璃钝化层。
5.根据权利要求1所述的二极管,其特征在于:所述硅片衬底为P 型〈111〉晶向,所述N+区的边缘区域开有沟槽,该沟槽中填充有玻璃钝化层。
6.根据权利要求1所述的二极管,其特征在于:还包括第二绝缘导热胶,该第二绝缘导热胶贴敷于二极管芯片的下表面,并裸露出各所述金属电极。
7.根据权利要求1所述的二极管,其特征在于:所述N+区和所述P+区在水平方向并列间隔设置,或者,所述N+区和所述P+区在水平方向一者被另一者包围。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920610713.8U CN210182364U (zh) | 2019-04-30 | 2019-04-30 | 免封装二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920610713.8U CN210182364U (zh) | 2019-04-30 | 2019-04-30 | 免封装二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210182364U true CN210182364U (zh) | 2020-03-24 |
Family
ID=69832267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920610713.8U Active CN210182364U (zh) | 2019-04-30 | 2019-04-30 | 免封装二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210182364U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110060965A (zh) * | 2019-04-30 | 2019-07-26 | 苏州固锝电子股份有限公司 | 免封装二极管及其加工工艺 |
-
2019
- 2019-04-30 CN CN201920610713.8U patent/CN210182364U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110060965A (zh) * | 2019-04-30 | 2019-07-26 | 苏州固锝电子股份有限公司 | 免封装二极管及其加工工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040016456A1 (en) | Photovoltaic device and method for producing the same | |
JP2002110893A (ja) | 半導体装置 | |
JP6750263B2 (ja) | 電力用半導体モジュール | |
US10600703B2 (en) | Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof | |
CN210182364U (zh) | 免封装二极管 | |
CN109075086B (zh) | 半导体装置、功率模块及其制造方法 | |
US10170647B2 (en) | Solar cell and method for manufacturing the same | |
CN210182391U (zh) | 一种新型免封装二极管 | |
CN210182390U (zh) | 一种免封装二极管 | |
CN112885804A (zh) | 贴片式光伏旁路模块及其封装工艺 | |
CN110060965A (zh) | 免封装二极管及其加工工艺 | |
JP3841007B2 (ja) | 半導体装置 | |
EP2362432B1 (en) | Solar cell assembly | |
CN108269859B (zh) | 一种双向瞬态电压抑制二极管及制造方法 | |
US20120149138A1 (en) | Method for Manufacturing Heat Dissipation Bulk of Semiconductor Device | |
CN210182392U (zh) | 一种浅沟槽的电极同侧二极管芯片 | |
CN110137265A (zh) | 一种新型免封装二极管及其加工工艺 | |
AU2019415500A1 (en) | Molten solder for photovoltaic module, electrode wire, for photovoltaic module, comprising same, and photovoltaic module | |
CN113707632B (zh) | 一种三端整流电路模块及其制造方法 | |
CN110137264A (zh) | 一种免封装二极管及其加工工艺 | |
CN214477477U (zh) | 高温冶金键合玻璃钝化实体封装表贴二极管 | |
CN218647932U (zh) | 一种超声波焊接引线框架的功率半导体模块 | |
US20230335459A1 (en) | Thermal mismatch reduction in semiconductor device modules | |
CN219658717U (zh) | 一种新型免封装二极管 | |
EP4138119A1 (en) | Method for producing power semiconductor module and power semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |