CN209625154U - 一种soc电源管理电路 - Google Patents
一种soc电源管理电路 Download PDFInfo
- Publication number
- CN209625154U CN209625154U CN201920625786.4U CN201920625786U CN209625154U CN 209625154 U CN209625154 U CN 209625154U CN 201920625786 U CN201920625786 U CN 201920625786U CN 209625154 U CN209625154 U CN 209625154U
- Authority
- CN
- China
- Prior art keywords
- output
- power supply
- nmos tube
- electricity consumption
- phase inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种SOC电源管理电路，包括寄存器单元、驱动单元，其中，寄存器单元的输出Q连接驱动单元的输入；寄存器单元的输入连接外部的使能信号EN，当使能信号EN为高电平时，寄存器单元的输出Q为高电平，驱动单元控制VDDA电源向用电模块供电；寄存器单元接收用电模块输出的SHUTDOWN信号，当使能信号EN为低电平、SHUTDOWN信号为高电平时，输出Q为低电平，驱动单元控制VDDA电源停止向用电模块供电。本实用新型利用SOC***的用电模块发出信号关闭自身的电源，有效降低功耗。
Description
技术领域
本实用新型属于芯片技术领域，更具体地说，涉及一种SOC电源管理电路。
背景技术
在SOC设计中，由于芯片规模不断变大，线宽不断变小，其漏电流变得十分可观。同时，由于功能模块的增多，暂不使用的模块也变得很多，也会消耗很多电流，让超低功耗设计变得困难。如何可靠便捷地开启与关闭暂不使用的模块，并使之功耗最低，变得日益重要。
如公开日为2012年7月4日，公开号为“CN102545574A”，专利名称为“一种SOC芯片的低功耗电源网络设计方法”的专利提出了一种解决办法，通过控制电源器件，完成芯片不同电源网络开启和关断的控制，以降低芯片复位电流。
又如公开日为2018年5月29日，公开号为“CN108089689A”，专利名称为“一种小型SOC超低功耗控制电路与方法”的专利提出了另一种解决办法，通过设置低功耗控制模块在SOC***需要进入空闲状态时，在硬件上通过低功耗控制模块将逻辑电路***供电端的电压值降低至只能保持逻辑电路***中的数据状态，同时关闭逻辑电路***中的时钟源，从而消除逻辑动态功耗，并将漏电功耗降到最低。
不同于上述的解决方案，对于SOC***中功耗过大的问题，本实用新型提供了另一种思路的解决办法。
发明内容
1.要解决的问题
针对现有技术中的SOC***的功耗过大的问题，本实用新型提供一种SOC电源管理电路。
2.技术方案
为了解决上述问题，本实用新型所采用的技术方案如下：一种SOC电源管理电路，用于控制用电模块的供电，包括寄存器单元、驱动单元，其中，所述寄存器单元的输出Q连接驱动单元的输入；
所述寄存器单元的输入连接外部的使能信号EN，当使能信号EN为高电平时，寄存器单元的输出Q为高电平，所述驱动单元控制VDDA电源向用电模块供电；寄存器单元接收用电模块输出的SHUTDOWN信号，当使能信号EN为低电平、SHUTDOWN信号为高电平时，输出Q为低电平，所述驱动单元控制VDDA电源停止向用电模块供电。
当开启用电模块时，外部使能信号EN为高电平，寄存器单元的输出Q为高电平，该输出信号Q经过驱动单元后VDDA通电，为用电模块供电；
当关闭用电模块时，外部使能信号EN为低电平，寄存器单元的输出Q保持高电平状态，这时用电模块产生SHUTDOWN信号，将寄存器单元的输出Q变为低电平，低电平经过驱动单元后将电源VDDA变为低电平，用电模块断电。
进一步地，本实用新型还包括复位单元，所述复位单元用于比较VDDA电源的电压与基准电压的大小，当VDDA电源的电压低于基准电压时，复位单元产生复位信号给用电模块，所述用电模块复位；当VDDA电源的电压高于基准电压后，复位单元不输出复位信号，用电模块进入正常工作状态。
进一步地，所述复位单元包括电压比较器C，所述电压比较器C的输入连接VDDA电源和基准电压模块，输出连接用电模块。刚开始供电的时候，VDDA开始输出电压但电压处于爬升阶段时，VDDA输出的电压低于基准电压，此时VDDA不能正常供电，电压比较器C输出复位信号给用电模块对其进行复位；当VDDA的电压处于稳定可正常供电的状态时，VDDA的电压高于基准电压，此时电压比较器C就不再输出复位信号，用电模块开始正常的工作状态。
进一步地，所述寄存器单元包括延时滤波电路BUF1、反相器INV2和INV3、NMOS管N2和N3，外部使能信号EN连接延时滤波电路BUF1的输入端，延时滤波电路BUF1的输出端连接NMOS管N3的栅极，NMOS管N3的源极接地，其漏极分别接反相器INV2的输入和反相器INV3的输出，反相器INV2的输出一方面接反相器INV3的输入，另一方面还同时连接NMOS管N2的漏极以及驱动单元的输入，NMOS管N2的源极接地，其栅极接收用电模块输出的SHUTDOWN信号。
当开启用电模块时，使能信号EN置高电平，经过延时滤波电路BUF1将NMOS管N3打开，NMOS管N3的漏极输出低电平，然后经过反相器INV2，INV2的输出Q为高电平，然后再经过反相器INV4以及PMOS管P1和NMOS管N1组成的非门，输出高电平将电源VDDA打开，电源VDDA和基准电压模块的电压同时给电压比较器C，刚开始供电的时候，VDDA开始有电压但电压处于爬升阶段时，VDDA输出的电压低于基准电压，此时VDDA不能正常供电，电压比较器C输出复位信号给用电模块对其进行复位；当VDDA的电压处于稳定可正常供电的状态时，VDDA的电压高于基准电压，此时电压比较器C就不再输出复位信号，用电模块开始正常的工作状态。
当关闭用电模块完成相应功能后，可通过SHUTDOWN信号，关闭自己的电源，达到降低功耗的效果。具体过程为：使能信号EN先置低电平，此时经过延时滤波电路BUF1后输出的信号还是低电平，NMOS管N3关闭，反相器INV3由于其寄存器功能依然输出低电平信号，该低电平信号经过反相器INV2后输出Q还是高电平；这时用电模块产生SHUTDOWN信号，NMOS管N2导通，INV2的输出Q被强制变为低电平，低电平依次经过反相器INV4和PMOS管P1和NMOS管N1组成的非门之后输出低电平，将电源VDDA关闭，用电模块断电。
在本实用新型中，反相器INV2和INV3为输出驱动较弱的反相器，这样在反相器INV2的输出Q为高电平时，由于NMOS管N2导通后漏极输出为低电平，可以将INV2的输出Q强制变为低电平，在使能信号EN为高电平时，NMOS管N3可以强制把反相器INV3的输出拉低；当关断信号SHUTDOWN为高电平时，NMOS管N2可以强制把反相器INV2的输出拉低，如果反相器INV2和INV3输出驱动较强的话，不仅无法实现需要的功能，而且会导致器件损坏。
进一步地，所述驱动单元包括反相器INV4、PMOS管P1和NMOS管N1，其中，PMOS管P1的源极接电源，NMOS管N1的源极接地，反相器INV4的输出连接PMOS管P1和NMOS管N1的栅极，PMOS管P1和NMOS管N1的漏极相连后，作为VDDA电源的驱动信号；所述寄存器单元的输出Q连接反相器INV4的输入。当驱动单元的输出为高电平时，VDDA有电源输出；否则，无电源输出。
进一步地，所述驱动单元包括反相器INV4、PMOS管P1和NMOS管N1，其中，PMOS管P1的源极接电源，NMOS管N1的源极接地，反相器INV4的输出连接PMOS管P1和NMOS管N1的栅极，PMOS管P1和NMOS管N1的漏极相连后，作为VDDA电源的驱动信号；所述寄存器单元的输出Q连接反相器INV4的输入。
在本实用新型中，用电模块指的是在一个电路***中所有需要供电的工作模块。
3.有益效果
(1)本实用新型能够利用SOC***的用电模块发出信号关闭自身的电源，有效降低整个SOC***的功耗；
(2)本实用新型结构简单，设计合理，易于制造。
附图说明
图1为本实用新型的模块框图；
图2为本实用新型的运行状态示意图。
具体实施方式
下面结合具体实施例对本实用新型进一步进行描述。
如图1和图2所示，本实用新型主要包括：寄存器单元、驱动单元和复位单元，其中寄存器单元包括反相器INV2和INV3、延时滤波电路BUF1、NMOS管N2和N3，外部使能信号EN连接延时滤波电路BUF1的输入端，延时滤波电路BUF1的输出端连接NMOS管N3的栅极，NMOS管N3的源极接地，其漏极接反相器INV2的输入和反相器INV3的输出，反相器INV2的输出一方面接反相器INV3的输入，另一方面还同时连接NMOS管N2的漏极以及驱动单元中的反相器INV4的输入，NMOS管N2的源极接地，其栅极连接用电模块输出的SHUTDOWN信号。
驱动单元包括反相器INV4、PMOS管P1和NMOS管N1，其中，PMOS管P1和NMOS管N1的漏极相连，栅极也相连，PMOS管P1的源极接电源，NMOS管N1的源极接地，形成一个非门，反相器INV4的输出连接PMOS管P1和NMOS管N1的栅极，PMOS管P1和NMOS管N1的漏极作为驱动单元的输出端来输出信号控制电源VDDA给用电模块供电或断电。
复位单元包括电压比较器C，电压比较器的输出连接用电模块，电源VDDA接电压比较器C的输入端，电压比较器C将其和基准电压模块输出的电压进行比较，然后输出复位信号连接到用电模块。
具体工作流程为：当开启用电模块时，使能信号EN置高电平，经过延时滤波电路BUF1将NMOS管N3打开，NMOS管N3的漏极输出低电平，然后经过反相器INV2，INV2的输出Q变为高电平，然后再经过反相器INV4以及PMOS管P1和NMOS管N1组成的非门，输出高电平，控制电源VDDA打开，电源VDDA和基准电压模块产生的基准电压同时给电压比较器C，刚开始供电的时候，电源VDDA的电压处于爬升阶段时，VDDA输出的电压低于基准电压，此时VDDA不能为用电模块正常供电，电压比较器C输出复位信号给用电模块对其进行复位；当VDDA的电压处于稳定可正常供电的状态时，VDDA的电压高于基准电压，此时电压比较器C就不再输出复位信号，用电模块开始正常的工作状态。
当用电模块完成相应功能后，可通过SHUTDOWN信号，关闭自己的电源，达到降低功耗的效果。此时，使能信号EN先置低电平，此时经过延时滤波电路BUF1后输出的信号还是低电平，NMOS管N3关闭，反相器INV3由于其寄存器功能输出低电平信号，该低电平信号经过反相器INV2后输出Q还是高电平；用电模块产生SHUTDOWN信号，NMOS管N2导通，INV2的输出Q被强制变为低电平，低电平依次经过反相器INV4和PMOS管P1和NMOS管N1组成的非门之后输出低电平，将电源VDDA关断，用电模块实现电源关闭。
在本实用新型中，反相器INV2和INV3为输出驱动较弱的反相器，这样在反相器INV2的输出Q为高电平时，由于NMOS管N2导通后其漏极输出到Q的为低电平，可以将INV2的输出Q强制变为低电平；在使能信号EN为高电平时，不管原来INV3的输出为高或低，NMOS管N3都可以强制把反相器INV3的输出拉低；当关断信号SHUTDOWN为高电平时，不管原来INV2的输出为高或低，NMOS管N2可以强制把反相器INV2的输出拉低，如果反相器INV2和INV3输出驱动较强的话，则无法实现需要的功能，而且会导致器件损坏。
本实用新型同时还提供一种电源输出控制方法，包括以下步骤：
当使能信号EN为高电平时，寄存器单元输出高电平信号给驱动单元，所述驱动单元控制VDDA电源向用电模块供电；复位单元将VDDA电源电压和基准电压进行比较，若VDDA电源电压低于基准电压，则输出复位信号给用电模块，用电模块复位。
用电模块完成工作后，寄存器单元接收到用电模块输出的SHUTDOWN信号，当使能信号EN为低电平时，寄存器单元输出低电平给驱动单元，所述驱动单元控制VDDA电源停止向用电模块供电。
在本专利中用电模块是专利提供电源的目标，指的是在一个电路***中所有需要供电的工作模块，它不包括在专利内，其提供关断信号SHUTDOWN。
以上示意性地对本实用新型创造及其实施方式进行了描述，该描述没有限制性，在不背离本实用新型的精神或者基本特征的情况下，能够以其他的具体形式实现本实用新型。附图中所示的也只是本实用新型的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (6)
1.一种SOC电源管理电路，用于控制用电模块的供电，其特征在于：包括寄存器单元、驱动单元，其中，所述寄存器单元的输出Q连接驱动单元的输入；
所述寄存器单元的输入连接外部的使能信号EN，当使能信号EN为高电平时，寄存器单元的输出Q为高电平，所述驱动单元控制VDDA电源向用电模块供电；寄存器单元接收用电模块输出的SHUTDOWN信号，当使能信号EN为低电平、SHUTDOWN信号为高电平时，输出Q为低电平，所述驱动单元控制VDDA电源停止向用电模块供电。
2.根据权利要求1所述的SOC电源管理电路，其特征在于：还包括复位单元，所述复位单元用于比较VDDA电源的电压与基准电压的大小，当VDDA电源的电压低于基准电压时，复位单元产生复位信号给用电模块，所述用电模块复位；当VDDA电源的电压高于基准电压后，复位单元不输出复位信号，用电模块进入正常工作状态。
3.根据权利要求2所述的SOC电源管理电路，其特征在于：所述复位单元包括电压比较器C，所述电压比较器C的输入连接VDDA电源和基准电压模块，输出连接用电模块。
4.根据权利要求1、2或3所述的SOC电源管理电路，其特征在于：所述寄存器单元包括延时滤波电路BUF1、反相器INV2和INV3、NMOS管N2和N3，外部使能信号EN连接延时滤波电路BUF1的输入端，延时滤波电路BUF1的输出端连接NMOS管N3的栅极，NMOS管N3的源极接地，其漏极分别接反相器INV2的输入和反相器INV3的输出，反相器INV2的输出一方面接反相器INV3的输入，另一方面还同时连接NMOS管N2的漏极以及驱动单元的输入，NMOS管N2的源极接地，其栅极接收用电模块输出的SHUTDOWN信号。
5.根据权利要求1、2或3所述的SOC电源管理电路，其特征在于：所述驱动单元包括反相器INV4、PMOS管P1和NMOS管N1，其中，PMOS管P1的源极接电源，NMOS管N1的源极接地，反相器INV4的输出连接PMOS管P1和NMOS管N1的栅极，PMOS管P1和NMOS管N1的漏极相连后，作为VDDA电源的驱动信号；所述寄存器单元的输出Q连接反相器INV4的输入。
6.根据权利要求4所述的SOC电源管理电路，其特征在于：所述驱动单元包括反相器INV4、PMOS管P1和NMOS管N1，其中，PMOS管P1的源极接电源，NMOS管N1的源极接地，反相器INV4的输出连接PMOS管P1和NMOS管N1的栅极，PMOS管P1和NMOS管N1的漏极相连后，作为VDDA电源的驱动信号；所述寄存器单元的输出Q连接反相器INV4的输入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920625786.4U CN209625154U (zh) | 2019-05-05 | 2019-05-05 | 一种soc电源管理电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920625786.4U CN209625154U (zh) | 2019-05-05 | 2019-05-05 | 一种soc电源管理电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209625154U true CN209625154U (zh) | 2019-11-12 |
Family
ID=68459396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920625786.4U Active CN209625154U (zh) | 2019-05-05 | 2019-05-05 | 一种soc电源管理电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209625154U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021036227A1 (zh) * | 2019-08-23 | 2021-03-04 | 深圳市零点智联科技有限公司 | 一种智能车钥匙节省功耗的方法及*** |
-
2019
- 2019-05-05 CN CN201920625786.4U patent/CN209625154U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021036227A1 (zh) * | 2019-08-23 | 2021-03-04 | 深圳市零点智联科技有限公司 | 一种智能车钥匙节省功耗的方法及*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201000602Y (zh) | 电脑关机节能电路 | |
| CN110334445A (zh) | 一种低功耗设计的控制方法 | |
| US9979282B2 (en) | Charge pump for low power consumption apparatus and associated methods | |
| CN102624373B (zh) | 多功能功率域电平转换器 | |
| EP2438497B1 (en) | Power island with independent power characteristics for memory and logic | |
| US8195966B2 (en) | Electronic device for reducing power consumption during off of computer motherboard | |
| CN102545574A (zh) | 一种soc芯片的低功耗电源网络设计方法 | |
| CN1941542A (zh) | 电源供电电路 | |
| CN102147652A (zh) | 关机节能***及关机节能方法 | |
| CN103580506A (zh) | 开关电源及电源控制芯片 | |
| CN203643779U (zh) | 一种电表计量终端断电唤醒电路 | |
| CN107093394A (zh) | 一种移位寄存器单元及其电压释放方法、栅极驱动电路 | |
| CN116700412A (zh) | 低功耗***、微控制器、芯片及控制方法 | |
| CN209625154U (zh) | 一种soc电源管理电路 | |
| CN109756215A (zh) | 一种多功能开关控制器及可切换方法 | |
| CN109799898A (zh) | 一种芯片的电源控制装置、芯片及其电源控制方法 | |
| CN219574672U (zh) | 低功耗***、微控制器及芯片 | |
| CN107037870A (zh) | 一种fpga电源控制电路及fpga芯片 | |
| CN109976496A (zh) | 一种soc电源管理电路及控制方法 | |
| CN207926553U (zh) | 一种多功能开关控制器 | |
| CN207424583U (zh) | 一种开关机管理电路及终端 | |
| CN103107577B (zh) | 电池管理电路及终端 | |
| CN115425716A (zh) | 电子设备 | |
| CN206133459U (zh) | 降低mcu芯片待机功耗的*** | |
| CN212659300U (zh) | 一种用于蜂鸣器低电压启动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230106 Address after: 215000 Floor 3, R&D Building, No. 1699, Zuchongzhi South Road, Yushan Town, Kunshan City, Suzhou, Jiangsu Province Patentee after: Suzhou Shengbang Yuanrong Information Security Technology Co.,Ltd. Address before: 215347 South Building B1-203, No. 99, Yudai West Road, Yushan Town, Kunshan City, Suzhou, Jiangsu Province Patentee before: SUZHOU SHENZHI MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |