CN209517682U - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN209517682U
CN209517682U CN201790000881.4U CN201790000881U CN209517682U CN 209517682 U CN209517682 U CN 209517682U CN 201790000881 U CN201790000881 U CN 201790000881U CN 209517682 U CN209517682 U CN 209517682U
Authority
CN
China
Prior art keywords
layer
insulator layer
base plate
multilager base
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790000881.4U
Other languages
English (en)
Inventor
伊藤优辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN209517682U publication Critical patent/CN209517682U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种多层基板，能够抑制在导体层间发生短路。多层基板的特征在于具备：具有将第二绝缘体层及第一绝缘体层从层叠方向的一方侧朝向另一方侧层叠而成的构造的坯体；设置在第一绝缘体层的层叠方向的一方侧的主面上且包含镀覆层的第一导体层；及设置在第二绝缘体层的层叠方向的一方侧的主面上的第二导体层，第一导体层包含第一连接部及第一电路部，第二导体层包含第二连接部及第二电路部，第一连接部与第二连接部相互连接，第一电路部具有在从层叠方向观察时与第二电路部重叠的重复区域，第一连接部中与第二连接部连接的部分的最大厚度大于重复区域的最大厚度，第一连接部中与第二连接部连接的部分的镀覆层的最大厚度大于重复区域的镀覆层的最大厚度。

Description

多层基板
技术领域
本实用新型涉及多层基板，尤其是涉及具备通过镀覆而形成的导体层的多层基板。
背景技术
作为以往的与多层基板相关的发明，例如已知有专利文献1所记载的平面线圈。在该平面线圈中具备两层树脂层和两个布线。两层树脂层沿上下方向层叠。两个布线设置在两层树脂层内，且通过镀覆而形成。另外，两个布线在从上侧观察时呈旋涡形状，且设置在相互重合的区域内。而且，两个布线的中心相互连接。
在先技术文献
专利文献
专利文献1：日本特许第5839535号
实用新型内容
实用新型要解决的课题
然而，在专利文献1所记载的平面线圈中，布线通过镀覆而形成。通过镀覆而形成的布线具有较大的厚度。此外，两个布线在从上侧观察时设置在重合的区域内。因此，两个布线的上下方向的间隔变小，可能导致两个布线发生短路。
对此，本实用新型的目的在于，提供一种能够抑制导体层间的短路的发生的多层基板。
用于解决课题的手段
本实用新型的第一方式的多层基板的特征在于，所述多层基板具备：坯体，其是包含第一绝缘体层及第二绝缘体层在内的多个绝缘体层的层叠体，具有按照该第二绝缘体层及该第一绝缘体层的顺序将该第二绝缘体层及该第一绝缘体层从层叠方向的一方侧朝向另一方侧层叠而成的构造；第一导体层，其设置在所述第一绝缘体层的所述层叠方向的一方侧的主面上，并且包含镀覆层；以及第二导体层，其设置在所述第二绝缘体层的所述层叠方向的一方侧的主面上，所述第一导体层包含第一连接部以及作为信号的传输路径的第一电路部，所述第二导体层包含第二连接部以及作为信号的传输路径的第二电路部，所述第一连接部与所述第二连接部相互连接，所述第一电路部具有在从所述层叠方向观察时与所述第二电路部重叠的重复区域，所述第一连接部中与所述第二连接部连接的部分的最大厚度大于所述重复区域的最大厚度，所述第一连接部中与所述第二连接部连接的部分的镀覆层的最大厚度大于所述重复区域的镀覆层的最大厚度。
本实用新型的第二方式的多层基板的特征在于，所述多层基板具备：坯体，其是包含第一绝缘体层、第二绝缘体层及第三绝缘体层在内的多个绝缘体层的层叠体，具有按照该第二绝缘体层、该第三绝缘体层及该第一绝缘体层的顺序将该第二绝缘体层、该第三绝缘体层及该第一绝缘体层从层叠方向的一方侧朝向另一方侧层叠而成的构造；第一导体层，其设置在所述第一绝缘体层的所述层叠方向的一方侧的主面上，并且包含镀覆层；以及第二导体层，其设置在所述第二绝缘体层的所述层叠方向的另一方侧的主面上，所述第一导体层包含第一连接部以及作为信号的传输路径的第一电路部，所述第二导体层包含第二连接部以及作为信号的传输路径的第二电路部，所述第一连接部与所述第二连接部相互连接，所述第一电路部具有在从所述层叠方向观察时与所述第二电路部重叠的重复区域，所述第一连接部中与所述第二连接部连接的部分的最大厚度大于所述重复区域的最大厚度，所述第一连接部中与所述第二连接部连接的部分的镀覆层的最大厚度大于所述重复区域的镀覆层的最大厚度。
实用新型的效果
根据本实用新型，能够抑制导体层间的短路的发生。
附图说明
图1是多层基板10、10a的外观立体图。
图2A是多层基板10的分解立体图。
图2B是将多层基板10分解后的状态下的剖面构造图。
图3是从上侧透视多层基板10的图。
图4是从上侧观察绝缘体层16的图。
图5是多层基板10的制造时的工序剖视图。
图6是多层基板10的制造时的工序剖视图。
图7是多层基板10的制造时的工序剖视图。
图8A是多层基板10的制造时的工序剖视图。
图8B是多层基板10的制造时的工序剖视图。
图8C是多层基板10的制造时的工序剖视图。
图9是从上侧观察母绝缘体层116的图。
图10是从上侧观察母绝缘体层118的图。
图11是多层基板10的制造时的工序剖视图。
图12是多层基板10a的分解立体图。
图13是将多层基板10a分解后的状态下的剖面构造图。
图14是多层基板10a的制造时的工序剖视图。
图15是多层基板10a的制造时的工序剖视图。
图16是将多层基板10b分解后的状态下的剖面构造图。
具体实施方式
以下，参照附图对本实用新型的实施方式的多层基板及多层基板的制造方法进行说明。
(多层基板的结构)
以下，参照附图对一实施方式的多层基板的结构进行说明。图1是多层基板10、10a的外观立体图。图2A是多层基板10的分解立体图。图 2B是将多层基板10分解后的状态下的剖面构造图。图3是从上侧透视多层基板10的图。图3中示出导体层50、52。图4是从上侧观察绝缘体层 16的图。以下，将多层基板10的层叠方向定义为上下方向。另外，将从上侧观察多层基板10时长边延伸的方向定义为左右方向，将从上侧观察多层基板10时短边延伸的方向定义为前后方向。上下方向、左右方向及前后方向相互正交。另外，这里的上下方向、左右方向及前后方向是一例，无需与多层基板10在使用时的上下方向、左右方向及前后方向一致。
多层基板10例如用于便携式电话等电子设备内。如图1至图4所示，多层基板10具备坯体12、外部电极40、42、导体层50、52及通孔导体 v1～v6。
坯体12是从上侧观察时呈长方形状的板状构件，且具有挠性。坯体 12的长边在从上侧观察时沿左右方向延伸。坯体12的短边在从上侧观察时沿前后方向延伸。但是，坯体12的形状为一例，不局限于所例示的形状。
另外，坯体12包含绝缘体层14、16、18、19(绝缘体层16为第一绝缘体层的一例，绝缘体层18为第二绝缘体层的一例)。坯体12具有将绝缘体层19、18、16、14从上侧向下侧(从层叠方向的一方侧向另一方侧的一例)依次层叠而成的层叠体的构造。绝缘体层14、16、18的材料是热塑性树脂，例如是液晶聚合物。绝缘体层19的材料例如是环氧树脂(抗蚀剂)。但是，绝缘体层14、16、18、19的材料为一例，不局限于例示的材料。
导体层50(第一导体层的一例)设置在绝缘体层16的上表面上(层叠方向的一方侧的主面的一例)，如图2B所示，包含基底层50a及镀覆层 50b。基底层50a是直接形成在绝缘体层16的上表面上的导体层。另外，基底层50a的厚度实质上是均匀的。以下，厚度是指导体层、绝缘体层的上下方向的厚度。基底层50a的材料例如是Cu。镀覆层50b是设置在基底层50a上的导体层。镀覆层50b是将基底层50a作为基底电极通过电镀而生长的导体层。镀覆层50b的材料例如是Cu。但是，基底层50a及镀覆层50b的材料为一例，不局限于例示的材料。
另外，如图2A所示，导体层50包含电路部20、连接部24、26、28 及引线部34、36、38。连接部24、26、28(第一连接部的一例)在从上侧观察时具有长方形状，且沿着绝缘体层16的上表面的左侧的短边从前侧朝向后侧依次并排。引线部34、36、38分别与连接部24、26、28连接，并且在从上侧观察时，向绝缘体层16的左侧的短边(外缘的一例)引出。引线部34、36、38分别在引线部34、36、38的右端与连接部24、26、28 连接，但在除此以外的部位未与其他导体连接。因此，引线部34、36、38 不是信号的传输路径。
电路部20(第一电路部的一例)是信号的传输路径，是构成线圈的线圈导体的一部分。但是，电路部20也可以为线圈以外的结构(例如布线)。另外，电路部20是导体层50与导体层52不通过通孔导体等层间连接导体连接的部位。这里，连接部24、26、28也是信号的传输路径。对此，电路部20与连接部24、26、28的区别是通过是否为将导体层50与导体层52连接的部位来判断的。
电路部20在从上侧观察时具有将长方形状的环的一部分切掉而成的形状。更详细而言，导体层50在从上侧观察时具有与绝缘体层16的上表面的四条边平行的四条边。但是，导体层50的左侧的短边的前半部分被切掉。以下，将导体层50的绕逆时针的方向的上游侧的端部称为上游端，将导体层50的绕逆时针的方向的下游侧的端部称为下游端。导体层50的上游端与连接部24连接。导体层50的下游端与连接部26连接。
以下，如图2B所示，将基底层50a中属于电路部20的部分称为基底部20a，将镀覆层50b中属于电路部20的部分称为镀覆部20b。将基底层 50a中属于连接部24、26、28的部分分别称为基底部24a、26a、28a，将镀覆层50b中属于连接部24、26、28的部分称为镀覆部24b、26b、28b。将基底层50a中属于引线部34、36、38的部分称为基底部34a、36a、38a，将镀覆层50b中属于引线部34、36、38的部分称为镀覆部34b、36b、38b。但是，在图2B中，基底部34a、38a及镀覆部34b、38b未图示。
导体层52(第二导体层的一例)设置在绝缘体层18的上表面上(层叠方向的一方侧的主面的一例)，与导体层50不同，具有单层构造。因此，导体层52是直接形成在绝缘体层16的上表面上的导体层。因此，导体层 52的厚度小于导体层50的厚度，更准确地说，小于导体层50的最小厚度。另外，导体层52的厚度实质上是均匀的。导体层52的材料例如是Cu。但是，导体层52也可以与导体层50同样地具有双层构造。另外，导体层 52的材料为一例，不局限于例示的材料。
另外，导体层52包含电路部22及连接部30、32。连接部30、32(第二连接部的一例)在从上侧观察时具有长方形状，且沿着绝缘体层18的上表面的左侧的短边从前侧朝向后侧依次并排。另外，连接部30、32分别在从上侧观察时以与连接部26、28一致的状态重叠。
电路部22(第二电路部的一例)是信号的传输路径，是构成线圈的线圈导体的一部分。但是，电路部22也可以是线圈以外的结构(例如布线)。另外，电路部22是导体层50与导体层52不通过通孔导体等层间连接导体连接的部位。这里，连接部30、32也是信号的传输路径。对此，电路部22与连接部30、32的区别是通过是否为将导体层50与导体层52连接的部位而判断的。
电路部22在从上侧观察时具有将长方形状的环的一部分切掉而成的形状。更详细而言，导体层52在从上侧观察时具有与绝缘体层18的上表面的四条边平行的四条边。但是，导体层52的左侧的短边的后半部分被切掉。以下，将导体层52的绕逆时针的方向的上游侧的端部称为上游端，将导体层52的绕逆时针的方向的下游侧的端部称为下游端。导体层52的上游端与连接部30连接。导体层52的下游端与连接部32连接。
外部电极40、42设置在绝缘体层14的下表面上，在从下侧观察时具有长方形状。外部电极40在从下侧观察时设置在绝缘体层14的下表面的左前方的角部。外部电极42在从下侧观察时设置在绝缘体层14的下表面的左后方的角部。外部电极40在从上侧观察时与连接部24重叠。外部电极42在从上侧观察时与连接部28、32重叠。外部电极40、42的材料例如是Cu。另外，也可以在外部电极40、42的表面实施Ni镀覆、Sn镀覆。但是，外部电极40、42的材料为一例，不局限于例示的材料。
通孔导体v1沿上下方向贯穿绝缘体层16。通孔导体v5沿上下方向贯穿绝缘体层14。通孔导体v1、v5通过连续地相连而将连接部24与外部电极40连接。通孔导体v2沿上下方向贯穿绝缘体层18，将连接部26与连接部30连接。通孔导体v3沿上下方向贯穿绝缘体层18，将连接部28与连接部32连接。通孔导体v4沿上下方向贯穿绝缘体层16。通孔导体v6 沿上下方向贯穿绝缘体层14。通孔导体v4、v6通过连续地相连而将连接部28与外部电极42连接。如以上那样，导体层50与导体层52在连接部 26、30经由通孔导体v2而相互连接，并且在连接部28、32经由通孔导体 v3而相互连接。另外，连接部26与连接部30通过通孔导体v2而连接，从而将电路部20与电路部22以电串联的方式连接。由此，电路部20、22，连接部26、30及通孔导体v2构成螺旋状的线圈。通孔导体v1～v6的材料例如为Cu、Sn、Ag等。通孔导体v1～v6的材料为一例，不局限于例示的材料。
这里，参照图3及图4，对电路部20与电路部22的位置关系进一步详细进行说明。在从上侧观察时，电路部20与电路部22在图3的施加了交叉阴影线的部分处重合。具体而言，在从上侧观察时，电路部20与电路部22在前侧的长边、右侧的短边及后侧的长边重合。此外，在从上侧观察时，电路部20与电路部22在电路部20的下游端附近和电路部22的上游端附近也重合。以下，将在从上侧观察时电路部20中与电路部22重叠的部分称作重复区域80。因此，电路部20具有重复区域80。
另外，如图2B所示，连接部26、28中与连接部30、32连接的部分 (即，连接部26、28中与通孔导体v2、v3连接的部分)及引线部36、38 的最大厚度大于重复区域80的最大厚度。在本实施方式中，如图2B所示，连接部26、28中与连接部30、32连接的部分及引线部36、38的最大厚度大于电路部20的最大厚度。在连接部26、28分别连接有通孔导体v2、 v3。但是，通孔导体v2、v3是与连接部26、28不同的结构。因此，连接部26、28中与连接部30、32连接的部分的厚度是指在从绝缘体层16的上表面到绝缘体层18的下表面(即，通孔导体v2、v3的下端)之间存在的导体层的厚度，最大厚度是指该厚度中的最大的厚度。
另外，连接部26、28的最大厚度大于电路部20的最大厚度(尤其是重复区域80的厚度)。即，连接部26、28中与连接部30、32连接的部分以外的部分的厚度也大于电路部20的厚度(尤其是重复区域80的厚度)。此外，引线部36、38的厚度大于连接部26、28的厚度。这样，在多层基板10中，导体层50的厚度随着从左侧朝向右侧而减少。
另外，如图2B所示，连接部24及引线部34的最大厚度大于电路部 20的最大厚度(尤其是重复区域80的厚度)。此外，引线部34的最大厚度大于连接部24的最大厚度。
(多层基板的制造方法)
以下，参照附图对多层基板10的制造方法进行说明。图5至图8C及图11是多层基板10的制造时的工序剖视图。图9是从上侧观察母绝缘体层116的图。图10是从上侧观察母绝缘体层118的图。
首先，如图5所示，准备由具备覆盖上表面的整个面的Cu箔152的液晶聚合物构成的母绝缘体层118(第二母绝缘体层的一例)。以下，母绝缘体层是指，在从上侧观察时排列多个绝缘体层而成的大尺寸的绝缘体层。Cu箔152例如可以通过将较薄Cu的金属箔粘贴于母绝缘体层118的上表面而形成，也可以通过由镀覆等在母绝缘体层118的上表面上形成Cu的金属膜而形成。需要说明的是，也可以在母绝缘体层118的上表面上形成Cu以外的金属膜、金属箔。
接着，如图6及图10所示，通过光刻工序在母绝缘体层118的上表面上形成多个导体层52(多个第二导体层的一例)。具体而言，在Cu箔152 上印刷与导体层52相同的形状的抗蚀剂。然后，对Cu箔152实施蚀刻处理，由此，去除未被抗蚀剂覆盖的部分的Cu箔152。之后，去除抗蚀剂。由此，如图10所示，十个导体层52形成在母绝缘体层118的上表面上。三个导体层52排列为沿着母绝缘体层118的后侧的短边在左右方向上并排。另外，三个导体层52排列为沿着母绝缘体层118的前侧的短边在左右方向上并排。另外，两个导体层52排列为沿着母绝缘体层118的右侧的长边在前后方向上并排。另外，两个导体层52排列为沿着母绝缘体层 118的左侧的长边在前后方向上并排。此时，十个导体层52排列为，连接部30、32(多个第二连接部的一例)与电路部22相比位于母绝缘体层118 的外缘的附近。
接着，如图7所示，在母绝缘体层118形成通孔导体v2、v3(图7中通孔导体v3未图示，是多个层间连接部的一例)。具体而言，对在母绝缘体层118的下表面形成通孔导体v2、v3的位置照射激光束，形成通孔。之后，向通孔填充以Cu为主成分的导电性浆料。
接着，如图8A所示，准备由具备覆盖上表面的整个面的Cu箔150 的液晶聚合物构成的母绝缘体层116(第一母绝缘体层的一例)。Cu箔150 例如可以通过将较薄的Cu的金属箔粘贴于母绝缘体层116的上表面而形成，也可以通过由镀覆等在母绝缘体层116的上表面上形成Cu的金属膜而形成。需要说明的是，也可以在母绝缘体层118的上表面上形成Cu以外的金属膜、金属箔。
接着，如图8B及图9所示，通过光刻工序在母绝缘体层116的上表面上形成多个基底层50a。具体而言，在Cu箔150上印刷与基底层50a 相同的形状的抗蚀剂。然后，对Cu箔150实施蚀刻处理，由此，去除未被抗蚀剂覆盖的部分的Cu箔150。之后，去除抗蚀剂。由此，如图9所示，十个基底层50a形成在母绝缘体层116的上表面上。三个基底层50a 排列为沿着母绝缘体层116的后侧的短边在左右方向上并排。另外，三个基底层50a排列为沿着母绝缘体层116的前侧的短边在左右方向上并排。另外，两个基底层50a排列为沿着母绝缘体层116的右侧的长边在前后方向上并排。另外，两个基底层50a排列为沿着母绝缘体层116的左侧的长边在前后方向上并排。此时，十个导体层排列为，连接部24、26、28(多个第一连接部的一例)的基底部24a、26a、28a与电路部20的基底部20a 相比位于母绝缘体层116的外缘的附近。此外，如图9所示，多个基底层 50a包含引线部160a。引线部160a设置在多个连接部24、26、28的基底部24a、26a、28a与母绝缘体层116的外缘之间，具有沿着母绝缘体层116 的外缘的长方形状。
接着，在母绝缘体层116形成通孔导体v1、v4。具体而言，对在母绝缘体层116的下表面形成通孔导体v1、v4的位置照射激光束，形成通孔。之后，向通孔填充以Cu为主成分的导电性浆料。
接着，如图8C所示，将基底层50a作为基底电极，通过电镀(即，实施镀覆处理)而形成以Cu为材料的镀覆层50b。此时，经由引线部160a (图8C中未图示)进行供电。由此，在母绝缘体层116的上表面上形成包含镀覆层50b的多个导体层50(多个第一导体层的一例)。另外，在导体层50中与引线部160a相对近的部分形成相对厚的镀覆层50b，在导体层50中与引线部160a相对远的部分形成相对薄的镀覆层50b。由此，引线部34、36、38的厚度最大，电路部20的厚度最小。
需要说明的是，为了使连接部24、26、28的厚度及引线部34、36、 38的厚度大于电路部20的厚度，也可以在向电路部20的基底部20a上施加了掩模的状态下进行镀覆处理。之后，去除掩模，再次进行镀覆处理。由此，镀覆部24b、26b、28b、34b、36b、38b的厚度大于镀覆部20b的厚度。
接着，在母绝缘体层114形成外部电极40、42及通孔导体v5、v6。但是，外部电极40、42及通孔导体v5、v6的形成工序与导体层52及通孔导体v2、v3相同，因此，省略进一步的说明。
接着，如图11所示，将母绝缘体层118、116、114从上侧向下侧依次层叠，实施加热处理及加压处理而将它们压接。由此，母绝缘体层114、 116、118通过加热处理而软化。之后，母绝缘体层114、116、118通过冷却而固化，由此相互接合。另外，通孔内的导电性浆料通过加热而固化，形成通孔导体v1～v6。
接着，涂敷环氧树脂而形成绝缘体层19，使得覆盖导体层52及绝缘体层18的上表面。由此，形成母坯体112。
最后，对母坯体112进行切割而形成多个坯体12。此时，在从上侧观察时，通过对母坯体112的外缘附近进行切割而将长方形状的引线部切掉。经过以上的工序，多层基板10完成。
(效果)
根据如以上那样构成的多层基板10，能够抑制导体层50与导体层52 之间的短路的发生。更详细而言，如图2B所示，连接部26、28中与连接部30、32连接的部分及引线部36、38的最大厚度大于重复区域80的最大厚度。换言之，重复区域80形成得较薄。由此，抑制了电路部20与电路部22的间隔过小，抑制了在电路部20与电路部22之间发生短路。
另外，根据多层基板10，导体层50与导体层52的连接可靠性提高。更详细而言，如图2B所示，连接部26、28中与连接部30、32连接的部分及引线部36、38的最大厚度大于重复区域80的最大厚度。换言之，连接部26、28中与连接部30、32连接的部分形成得较厚。由此，在图11 所示的压接工序中，在电路部20与绝缘体层18的下表面接触之前，通孔导体v2、v3的下端会与连接部26、28接触。因此，对通孔导体v2、v3 与连接部26、28长时间地施加较大的压力。其结果是，使通孔导体v2、 v3与连接部26、28分别更加可靠地连接。通过以上，根据多层基板10，导体层50与导体层52的连接可靠性提高。
另外，根据多层基板10的制造方法，能够使连接部26、28的厚度及引线部36、38的厚度大于电路部20的厚度。更详细而言，将基底层50a 作为基底电极，通过电镀(即，实施镀覆处理)而形成以Cu为材料的镀覆层50b。此时，经由引线部160a进行供电。在导体层50中与引线部160a 相对近的部分形成相对厚的镀覆层50b，在导体层50中与引线部160a相对远的部分形成相对薄的镀覆层50b。由此，引线部36、38的厚度最大，电路部20的厚度最小。其结果是，根据多层基板10的制造方法，能够使连接部26、28的最大厚度及引线部36、38的最大厚度大于电路部20的最大厚度。
(第一变形例)
以下，参照附图对第一变形例的多层基板10a及多层基板10a的制造方法进行说明。图12是多层基板10a的分解立体图。图13是将多层基板 10a分解后的状态下的剖面构造图。
多层基板10a在还具备绝缘体层200、202、204这一点、以及导体层 52设置在绝缘体层18的下表面上这一点与多层基板10不同。以下，以这种不同点为中心对多层基板10a进行说明。
多层基板10a的导体层52设置在绝缘体层18的下表面上，且具有与多层基板10的导体层52相同的形状。但是，多层基板10a的导体层52 具有包含基底层52a及镀覆层52b的双层构造。另外，导体层52还包含引线部336、338。引线部336、338分别与连接部30、32连接，并且向绝缘体层18的下表面的左侧的短边引出。另外，以下，将在从上侧观察时电路部22中与电路部20重叠的部分称为重复区域380。因此，电路部22 具有重复区域380。重复区域80具有与重复区域80相同的形状。
另外，如图13所示，连接部30、32中与连接部26、28连接的部分 (即，连接部30、32中与导电性粘合材料206、208连接的部分)及引线部336、338的最大厚度大于重复区域380的最大厚度。在本实施方式中，如图13所示，连接部30、32中与连接部26、28连接的部分及引线部336、 338的最大厚度大于电路部22的最大厚度。
另外，连接部30、32的最大厚度大于电路部22的最大厚度(尤其是重复区域380的厚度)。即，连接部30、32中与连接部26、28连接的部分以外的部分的厚度也大于电路部22的厚度(尤其是重复区域380的厚度)。此外，引线部336、338的厚度大于连接部30、32的厚度。这样，在多层基板10a中，导体层52的厚度随着从左侧朝向右侧而减少。
多层基板10a的坯体12包含绝缘体层14、16、18、200、202、204(绝缘体层200为第三绝缘体层的一例)。坯体12具有将绝缘体层18、202、 204、200、16、14从上侧朝向下侧依次层叠而成的构造。
绝缘体层202设置为覆盖绝缘体层18的上表面及导体层52。但是，如图13所示，连接部30、32从绝缘体层202的下表面露出。
绝缘体层200设置为覆盖绝缘体层16的下表面及导体层50。但是，如图13所示，连接部24、26、28从绝缘体层200的上表面露出。绝缘体层200、202的材料例如为环氧树脂。
绝缘体层204是用于将设置有绝缘体层200的绝缘体层16与设置有绝缘体层202的绝缘体层18粘合的粘合层。绝缘体层204的材料例如是环氧树脂。
另外，多层基板10a还具备导电性粘合材料206、208。导电性粘合材料206沿上下方向贯穿绝缘体层204，在从上侧观察时与连接部26、30 重叠。由此，导电性粘合材料206将连接部26与连接部30连接。导电性粘合材料208沿上下方向贯穿绝缘体层204，在从上侧观察时与连接部28、 32重叠。由此，导电性粘合材料208将连接部28与连接部32连接。导电性粘合材料206、208例如具有在树脂中分散了金属颗粒的构造。作为导电性粘合材料206、208，例如能够使用各向异性导电膜等。多层基板10a 的其他结构与多层基板10相同，因此省略说明。
接着，参照附图对多层基板10a的制造方法进行说明。图14及图15 是多层基板10a的制造时的工序剖视图。
关于在母绝缘体层116的上表面上形成导体层50的工序，与在多层基板10的制造方法中使用图8A至图8C进行的工序相同，因此省略说明。
接着，如图14所示，在母绝缘体层116的表面上涂敷环氧树脂，形成母绝缘体层200’。此时，厚实地涂敷环氧树脂，使导体层50埋设在母绝缘体层200’内。即，环氧树脂的厚度大于导体层50的厚度。
接着，如图15所示，通过CMP(Chemical Mechanical Polishing，化学机械抛光)、灰化等，将母绝缘体层200’的一部分去除，使连接部24、 26、28及引线部34、36、38从母绝缘体层200’的上表面露出。
接着，通过反复与图8A至图8C相同的工序，在母绝缘体层118的下表面上形成导体层52。此外，通过反复与图14及图15相同的工序，将母绝缘体层202’形成在母绝缘体层118的下表面上。
接着，在母绝缘体层114形成外部电极40、42及通孔导体v5、v6。多层基板10a中的外部电极40、42及通孔导体v5、v6的形成工序与多层基板10的这些形成工序相同，因此省略说明。
接着，将母绝缘体层114与母绝缘体层116层叠，实施加热处理及加压处理而将它们压接。由此，母绝缘体层114与母绝缘体层116被一体化。
接着，如图13所示，将母绝缘体层118、202’、204’、200’、116、 114从上侧朝向下侧依次层叠，实施加热处理及加压处理。由此，形成母坯体112。需要说明的是，也可以通过一次压接工序使母绝缘体层118、 202’、204’、200’、116、114一体化。
最后，对母坯体112进行切割而形成多个坯体12。此时，在从上侧观察时，通过对母坯体112的外缘附近进行切割而将长方形状的引线部切掉。经过以上的工序，多层基板10a完成。
(效果)
根据如以上那样构成的多层基板10a，与多层基板10同样地抑制了在电路部20与电路部22之间发生短路。另外，根据多层基板10a，与多层基板10同样地，导体层50与导体层52的连接可靠性提高。
另外，根据多层基板10a的制造方法，与多层基板10同样地能够使连接部26、28的最大厚度及引线部36、38的最大厚度大于电路部20的最大厚度。另外，根据多层基板10的制造方法，能够使连接部30、32的厚度及引线部336、338的厚度大于电路部22的厚度。
需要说明的是，在多层基板10a中，导体层50或导体层52中的任一方也可以为不包含镀覆层且具有均匀的厚度的导体层。
另外，在多层基板10a中，在能够利用绝缘体层204充分地确保电路部20与电路部22的绝缘的情况下，无需设置绝缘体层200、202中的任一方或双方。
另外，在能够利用绝缘体层200、202充分地确保电路部20与电路部 22的绝缘的情况下，无需设置绝缘体层204。在该情况下，连接部26、28 与连接部30、32直接接合。
(第二变形例)
以下，参照附图对第二变形例的多层基板10b进行说明。图16是将多层基板10b分解后的状态下的剖面构造图。
多层基板10b在还具备绝缘体层402及导体层450这一点与多层基板 10不同。以下，以这种不同点为中心而对多层基板10b进行说明。
绝缘体层402层叠在绝缘体层14与绝缘体层16之间。绝缘体层402 的材料是热塑性树脂，例如是液晶聚合物。
导体层450设置在绝缘体层402的表面上，具有包含基底层450a及镀覆层450b的双层构造。另外，导体层450包含电路部420、连接部426 及引线部436。
电路部420是信号的传输路径，是线圈。另外，连接部426经由通孔导体v100而与导体层50的连接部26’连接。引线部436与连接部426 连接，并且向绝缘体层402的下表面的右侧的短边引出。另外，以下，将在从上侧观察时电路部420中与电路部22重叠的部分称为重复区域480。因此，电路部420具有重复区域480。
另外，如图16所示，连接部426中与连接部26’连接的部分(即，连接部426中与通孔导体v100连接的部分)及引线部436的最大厚度大于重复区域480的最大厚度。在本实施方式中，如图16所示，连接部426 中与连接部26’连接的部分及引线部436的最大厚度大于电路部420的最大厚度。
根据如以上那样构成的多层基板10b，与多层基板10同样地抑制了在电路部20与电路部22之间发生短路，并且抑制了在电路部22与电路部 420之间发生短路。另外，根据多层基板10b，与多层基板10同样地，导体层50与导体层52的连接可靠性提高，并且导体层50与导体层450的连接可靠性提高。
(其他实施方式)
本实用新型的多层基板及多层基板的制造方法不局限于多层基板10、 10a、10b及多层基板10、10a、10b的制造方法，在其主旨的范围内能够进行变更。
需要说明的是，也可以任意地组合多层基板10、10a、10b及多层基板 10、10a、10b的制造方法的结构。
需要说明的是，导体层50、52在从上侧观察时也可以具有环绕多圈的旋涡状。在本说明书中，螺旋形状是包含三维的螺旋形状及二维的旋涡形状的概念。
需要说明的是，也可以代替通孔导体v1～v6、v100而使用在贯通孔实施了镀覆的导通孔。
需要说明的是，在图9所示的母绝缘体层116也可以不设置引线部 160a。在该情况下，将基底部24a、26a、28a作为起点来进行电镀处理。
产业上的可利用性
如以上那样，本实用新型在多层基板中是有用的，尤其是在抑制导体层间发生短路这一点优异。
附图标记说明：
10、10a、10b：多层基板；
12：坯体；
14、16、18、19、200、202、204、402：绝缘体层；
20、22、420：电路部；
24、26、26’、28、30、32、426：连接部；
34、36、38、160a、336、338、436：引线部；
40、42：外部电极；
50、52、450：导体层；
50a、52a、450a：基底层；
50b、52b、450b：镀覆层；
80、380、480：重复区域；
112：母坯体；
114、116、118、200’、202’、204’：母绝缘体层；
206、208：导电性粘合材料；
v1～v6、v100：通孔导体。

Claims (10)

1.一种多层基板，其特征在于，
所述多层基板具备：
坯体，其是包含第一绝缘体层及第二绝缘体层在内的多个绝缘体层的层叠体，具有按照该第二绝缘体层及该第一绝缘体层的顺序将该第二绝缘体层及该第一绝缘体层从层叠方向的一方侧朝向另一方侧层叠而成的构造；
第一导体层，其设置在所述第一绝缘体层的所述层叠方向的一方侧的主面上，并且包含镀覆层；以及
第二导体层，其设置在所述第二绝缘体层的所述层叠方向的一方侧的主面上，
所述第一导体层包含第一连接部以及作为信号的传输路径的第一电路部，
所述第二导体层包含第二连接部以及作为信号的传输路径的第二电路部，
所述第一连接部与所述第二连接部相互连接，
所述第一电路部具有在从所述层叠方向观察时与所述第二电路部重叠的重复区域，
所述第一连接部中与所述第二连接部连接的部分的最大厚度大于所述重复区域的最大厚度，
所述第一连接部中与所述第二连接部连接的部分的镀覆层的最大厚度大于所述重复区域的镀覆层的最大厚度。
2.根据权利要求1所述的多层基板，其特征在于，
所述第一导体层还包含引线部，该引线部与所述第一连接部连接，并且在从所述层叠方向观察时向所述第一绝缘体层的外缘引出，
所述引线部的厚度大于所述重复区域的厚度。
3.根据权利要求1所述的多层基板，其特征在于，
所述第一导体层还包含基底导体，该基底导体设置在所述第一绝缘体层的所述层叠方向的一方侧的主面上，
所述镀覆层设置在所述基底导体上。
4.根据权利要求1所述的多层基板，其特征在于，
所述第一电路部及所述第二电路部分别是线圈的一部分。
5.根据权利要求1至4中任一项所述的多层基板，其特征在于，
所述第二绝缘体层的材料是热塑性树脂。
6.一种多层基板，其特征在于，
所述多层基板具备：
坯体，其是包含第一绝缘体层、第二绝缘体层及第三绝缘体层在内的多个绝缘体层的层叠体，具有按照该第二绝缘体层、该第三绝缘体层及该第一绝缘体层的顺序将该第二绝缘体层、该第三绝缘体层及该第一绝缘体层从层叠方向的一方侧朝向另一方侧层叠而成的构造；
第一导体层，其设置在所述第一绝缘体层的所述层叠方向的一方侧的主面上，并且包含镀覆层；以及
第二导体层，其设置在所述第二绝缘体层的所述层叠方向的另一方侧的主面上，
所述第一导体层包含第一连接部以及作为信号的传输路径的第一电路部，
所述第二导体层包含第二连接部以及作为信号的传输路径的第二电路部，
所述第一连接部与所述第二连接部相互连接，
所述第一电路部具有在从所述层叠方向观察时与所述第二电路部重叠的重复区域，
所述第一连接部中与所述第二连接部连接的部分的最大厚度大于所述重复区域的最大厚度，
所述第一连接部中与所述第二连接部连接的部分的镀覆层的最大厚度大于所述重复区域的镀覆层的最大厚度。
7.根据权利要求6所述的多层基板，其特征在于，
所述第一导体层还包含引线部，该引线部与所述第一连接部连接，并且在从所述层叠方向观察时向所述第一绝缘体层的外缘引出，
所述引线部的厚度大于所述重复区域的厚度。
8.根据权利要求6所述的多层基板，其特征在于，
所述第一导体层还包含基底导体，该基底导体设置在所述第一绝缘体层的所述层叠方向的一方侧的主面上，
所述镀覆层设置在所述基底导体上。
9.根据权利要求6所述的多层基板，其特征在于，
所述第一电路部及所述第二电路部分别是线圈的一部分。
10.根据权利要求6至9中任一项所述的多层基板，其特征在于，
所述第二绝缘体层的材料是热塑性树脂。
CN201790000881.4U 2016-05-19 2017-05-01 多层基板 Active CN209517682U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016100034 2016-05-19
JP2016-100034 2016-05-19
PCT/JP2017/017126 WO2017199747A1 (ja) 2016-05-19 2017-05-01 多層基板及び多層基板の製造方法

Publications (1)

Publication Number Publication Date
CN209517682U true CN209517682U (zh) 2019-10-18

Family

ID=60325209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790000881.4U Active CN209517682U (zh) 2016-05-19 2017-05-01 多层基板

Country Status (4)

Country Link
US (1) US11810703B2 (zh)
JP (1) JP6555417B2 (zh)
CN (1) CN209517682U (zh)
WO (1) WO2017199747A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023276817A1 (zh) * 2021-06-28 2023-01-05
CN116491229A (zh) * 2021-06-28 2023-07-25 住友电气工业株式会社 印刷布线板

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS628607U (zh) * 1985-06-28 1987-01-19
US4873757A (en) * 1987-07-08 1989-10-17 The Foxboro Company Method of making a multilayer electrical coil
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
JPH07142256A (ja) * 1993-11-19 1995-06-02 Yokogawa Electric Corp 積層形プリントコイル及びその製造方法
JPH08125341A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電子回路装置
US6198123B1 (en) * 1997-08-29 2001-03-06 Cardiac Pacemakers, Inc. Shielded integrated circuit capacitor connected to a lateral transistor
JP3438709B2 (ja) * 2000-08-31 2003-08-18 セイコーエプソン株式会社 圧電デバイス及びその製造方法と圧電発振器の製造方法
US20020066179A1 (en) * 2000-12-01 2002-06-06 Hall Hendley W. System and method for metalization of deep vias
US6479893B2 (en) * 2000-12-04 2002-11-12 Semiconductor Components Industries Llc Ball-less clip bonding
JP3941508B2 (ja) * 2001-02-19 2007-07-04 株式会社村田製作所 積層型インピーダンス素子
JP4085609B2 (ja) * 2001-10-15 2008-05-14 松下電器産業株式会社 端子付き配線基板
KR20050060032A (ko) * 2002-05-16 2005-06-21 내셔널 유니버시티 오브 싱가포르 웨이퍼 레벨 무전해 구리 금속화 및 범핑 공정, 및 반도체웨이퍼 및 마이크로칩용 도금액
CN101213890B (zh) * 2005-07-12 2012-02-01 株式会社村田制作所 多层布线基板及其制造方法
WO2007072612A1 (ja) * 2005-12-23 2007-06-28 Murata Manufacturing Co., Ltd. 積層コイル部品及びその製造方法
TWI319581B (en) * 2006-08-08 2010-01-11 Murata Manufacturing Co Laminated coil component and method for manufacturing the same
WO2008090852A1 (ja) * 2007-01-24 2008-07-31 Murata Manufacturing Co., Ltd. 積層コイル部品及びその製造方法
SG149724A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Semicoductor dies with recesses, associated leadframes, and associated systems and methods
EP2475235B1 (en) * 2009-11-10 2019-08-21 Murata Manufacturing Co., Ltd. Multilayer board and manufacturing method thereof
TW201127228A (en) * 2010-01-22 2011-08-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN101834050B (zh) * 2010-04-27 2011-12-28 深圳顺络电子股份有限公司 一种线圈电导体器件的制作方法及线圈电导体器件
KR101373540B1 (ko) * 2010-05-17 2014-03-12 다이요 유덴 가부시키가이샤 기판 내장용 전자 부품 및 부품 내장형 기판
JP2012015291A (ja) * 2010-06-30 2012-01-19 Murata Mfg Co Ltd コイル装置の製造方法
JP5839535B2 (ja) 2010-10-20 2016-01-06 旭化成エレクトロニクス株式会社 平面コイル及びアクチュエータ
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
WO2012172939A1 (ja) 2011-06-15 2012-12-20 株式会社村田製作所 電子部品及びその製造方法
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP5880802B1 (ja) * 2014-02-26 2016-03-09 株式会社村田製作所 多層基板の製造方法、及び多層基板
JP6206577B2 (ja) * 2014-03-14 2017-10-04 株式会社村田製作所 積層コイル素子およびその製造方法

Also Published As

Publication number Publication date
US20190057800A1 (en) 2019-02-21
US11810703B2 (en) 2023-11-07
WO2017199747A1 (ja) 2017-11-23
JPWO2017199747A1 (ja) 2019-03-22
JP6555417B2 (ja) 2019-08-07

Similar Documents

Publication Publication Date Title
CN204425813U (zh) 电路基板
CN103493610B (zh) 刚性柔性基板及其制造方法
CN103460821B (zh) 元器件内置树脂基板及其制造方法
CN208337990U (zh) 多层基板以及电子设备
US9554461B2 (en) Flexible board and electronic device
JP5310421B2 (ja) フレキシブル配線基板の製造方法
JP2014183307A (ja) インダクタ及びその製造方法
CN104081885B (zh) 元器件内置基板
CN208850105U (zh) 多层基板以及电子设备
JPWO2013080887A1 (ja) 高周波信号線路及びその製造方法並びに電子機器
US10418168B2 (en) Inductor and method for manufacturing the same
CN209517682U (zh) 多层基板
CN209949596U (zh) 多层基板
CN107068251A (zh) 绝缘母线、绝缘母线的制造方法及电子设备
CN103731973B (zh) 高频信号线路及其制造方法
CN105766069A (zh) 多层布线基板及具备该多层布线基板的探针卡
JP2013541852A5 (zh)
CN207766638U (zh) 多层基板、电子设备
KR20230091900A (ko) 적층형 차폐 인덕터
CN104170536B (zh) 树脂多层基板
US9153383B2 (en) Winding-type solid electrolytic capacitor package structure without using a lead frame
CN106341945B (zh) 一种柔性线路板及其制作方法
JP2015191904A (ja) 積層型コイル部品
CN107635349A (zh) 电路板及终端设备
CN207149513U (zh) 空腔保险装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant