CN209134388U - 射频本振信号校准电路 - Google Patents
射频本振信号校准电路 Download PDFInfo
- Publication number
- CN209134388U CN209134388U CN201822231050.7U CN201822231050U CN209134388U CN 209134388 U CN209134388 U CN 209134388U CN 201822231050 U CN201822231050 U CN 201822231050U CN 209134388 U CN209134388 U CN 209134388U
- Authority
- CN
- China
- Prior art keywords
- frequency
- frequency divider
- fpga chip
- decimal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种射频本振信号校准电路，包括小数分频器、整数分频器、混频器、低通滤波器、ADC转换器和FPGA芯片；所述小数分频器为基于Δ∑调制技术的小数分频器；所述FPGA芯片给小数分频器配置用于调制的初始值，所述FPGA芯片给整数分频器配置用于调制的初始值；所述小数分频器和整数分频器的输出端连接混频器的输入端，所述混频器的输出端连接低通滤波器的输入端，所述低通滤波器的输出端连接ADC转换器的输入端，所述ADC转换器的输出端连接FPGA芯片。本实用新型的射频本振信号校准电路，通过引入校准通道来减小主信号频谱两边的杂散，能够提高使用该校准电路的***的性能。
Description
技术领域
本实用新型涉及无线通信技术领域，具体涉及一种射频本振信号校准电路。
背景技术
无线通信综合测试仪中，当使用集成有ΔΣ小数分频器的PLL中的小数分频功能时，会遇到整数边界杂散的问题：即当生成的频率靠近鉴相频率fpd的整数倍和二分之一整数倍时，主信号频谱两边会有杂散信号产生，杂散信号在PLL 的环路带宽内，很难去除。
发明内容
本实用新型要解决的技术问题是提供一种射频本振信号校准电路，通过引入校准通道来减小主信号频谱两边的杂散，能够提高使用该校准电路的***的性能。
为了解决上述技术问题，本实用新型提供了一种射频本振信号校准电路，包括小数分频器、整数分频器、混频器、低通滤波器、ADC转换器和FPGA芯片；所述小数分频器为基于Δ∑调制技术的小数分频器；所述FPGA芯片给小数分频器配置用于调制的初始值，所述FPGA芯片给整数分频器配置用于调制的初始值；所述小数分频器和整数分频器的输出端连接混频器的输入端，所述混频器的输出端连接低通滤波器的输入端，所述低通滤波器的输出端连接ADC 转换器的输入端，所述ADC转换器的输出端连接FPGA芯片。
本实用新型一个较佳实施例中，进一步包括所述FPGA芯片接收ADC转换器的输出信号，并根据所述ADC转换器的输出信号产生配置给小数分频器用于其调制的初始值。
本实用新型一个较佳实施例中，进一步包括所述小数分频器或整数分频器集成在频率合成器芯片上，所述频率合成器芯片内部配置有锁相环、鉴相器、压控振荡器和分频器，所述鉴相器将输入信号和输出信号的相位差转换成用于控制压控振荡器的控制电压信号，所述压控振荡器的输出信号经所述分频器分频后反馈至所述鉴相器。
本实用新型一个较佳实施例中，进一步包括所述FPGA芯片输出分频信号配置给所述频率合成器芯片，所述频率合成器芯片根据FPGA芯片输出的分频信号进行小数分频或整数分频。
本实用新型一个较佳实施例中，进一步包括所述频率合成器芯片的型号为LMX2592系列IC集成芯片。
本实用新型一个较佳实施例中，进一步包括所述鉴相器的的频率小于等于100MHz。
本实用新型的有益效果：本实用新型的射频本振信号校准电路，FPGA芯片给小数分频器和整数分频器配置各自用于调制的初始值，小数分频器和整数分频器分别输出小数分频和整数分频后的频率信号，两组频率信号进入混频器混频后输出两路信号，一路高频信号被低通滤波器过滤掉，一路频率接近小数分频器杂散频率的低频信号通过低通滤波器被ADC转换成数字信号被FPGA 芯片接收，FPGA芯片接收到的数字信号与小数分频器杂散的功率相关，FPGA 芯片根据接收到的数据信号调整输出给小数分频器用于其调制的初始值，以此闭环循环直至最优化抑制小数分频器的杂散信号。本申请通过引入校准通道来减小主信号频谱两边的杂散，能够提高使用该校准电路的***的性能。
附图说明
图1是本实用新型优选实施例中射频本振信号校准电路的结构框图；
图2是本实用新型优选实施例中锁相环的结构框图。
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好地理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。
实施例
如图1所示，本实施例公开一种射频本振信号校准电路，包括小数分频器、整数分频器、混频器、低通滤波器、ADC转换器和FPGA芯片；上述小数分频器为基于Δ∑调制技术的小数分频器；上述FPGA芯片给小数分频器配置用于调制的初始值，上述FPGA芯片给整数分频器配置用于调制的初始值；上述小数分频器和整数分频器的输出端连接混频器的输入端，上述混频器的输出端连接低通滤波器的输入端，上述低通滤波器的输出端连接ADC转换器的输入端，上述ADC转换器的输出端连接FPGA芯片。上述FPGA芯片接收ADC转换器的输出信号，并根据上述ADC转换器的输出信号产生配置给小数分频器用于其调制的初始值。
具体的，FPGA芯片给小数分频器和整数分频器配置用于各自调制的初始值，小数分频器和整数分频器分别输出小数分频和整数分频后的频率信号，两组频率信号进入混频器混频后输出两路信号，一路是两个频率信号相加后的高频信号，一路是两个频率信号相减后的低频信号；比如，整数分频器输出频率为4G的信号，小数分频器输出频率为4.001G的信号，两路信号经过混频器混频后输出一路频率为8.001G的信号和一路0.001G(1M)的信号。这里的低频信号刚好是小数分频器的杂散频率。一路高频信号被低通滤波器过滤掉，一路频率接近小数分频器杂散频率的低频信号通过低通滤波器被ADC转换器转换成数字信号被FPGA芯片接收，FPGA芯片接收到的数字信号与小数分频器杂散的功率相关，FPGA芯片根据接收到的数据信号逐一调整配置给小数分频器用于其调制的初始值，以此闭环循环直至最优化抑制小数分频器的杂散信号，记录获得最优抑制杂散信号时配置的初始值，再逐次完成其它频点配置值，最终完成校准。
在本申请的优选实施方案中，上述小数分频器或整数分频器集成在频率合成器芯片上，即，上述频率合成器芯片同时具备小数分频和整数分频功能，使用其小数分频功能的频率合成器芯片用作本申请的小数分频器，使用其整数分频功能的频率合成器芯片用作本申请的整数分频器。
进一步的，上述频率合成器芯片与FPGA芯片连接，接收FPGA芯片输出的分频信号，并根据FPGA芯片输出的分频信号进行小数分频或整数分频，即频率合成器芯片根据FPGA芯片输出的分频信号选择当前用作小数分频器使用还是整数分频器使用。具体的，上述频率合成器芯片内部配置有锁相环PLL、鉴相器PD、压控振荡器VCO和分频器，上述鉴相器PD将输入信号和输出信号的相位差转换成用于控制压控振荡器VCO的控制电压信号，上述压控振荡器VCO的输出信号经上述分频器分频后反馈至上述鉴相器PD。考虑到ADC 转换器的采样频率和精度以及成本，上述鉴相器的的频率小于等于100MHz。
本实施例技术方案中，上述频率合成器芯片优选使用型号为LMX2592系列的IC集成芯片，锁定时间可以做到25us、支持的参考时钟可以达到1.4G，鉴相频率可以达到400MHz，且配置程序相对简单。
本实施例需要补充说明的是：本机由频率合成器芯片、FPGA芯片、混频器、低通滤波器和ADC转换器等具体的硬件结构组成，部分硬件在运行过程中有软件程序的参与，辅助本机运行的软件程序均为现有可复制的软件程序，不构成本申请的创新点。
另，本实施例需要补充说明的是：Δ∑调制技术。
以上所述实施例仅是为充分说明本实用新型而所举的较佳的实施例，本实用新型的保护范围不限于此。本技术领域的技术人员在本实用新型基础上所作的等同替代或变换，均在本实用新型的保护范围之内。本实用新型的保护范围以权利要求书为准。
Claims (6)
1.一种射频本振信号校准电路，其特征在于:包括小数分频器、整数分频器、混频器、低通滤波器、ADC转换器和FPGA芯片；所述FPGA芯片给小数分频器配置用于调制的初始值，所述FPGA芯片给整数分频器配置用于调制的初始值；所述小数分频器和整数分频器的输出端连接混频器的输入端，所述混频器的输出端连接低通滤波器的输入端，所述低通滤波器的输出端连接ADC转换器的输入端，所述ADC转换器的输出端连接FPGA芯片。
2.如权利要求1所述的射频本振信号校准电路，其特征在于：所述FPGA芯片接收ADC转换器的输出信号，并根据所述ADC转换器的输出信号产生配置给小数分频器用于其调制的初始值。
3.如权利要求1所述的射频本振信号校准电路，其特征在于：所述小数分频器或整数分频器集成在频率合成器芯片上，所述频率合成器芯片内部配置有锁相环、鉴相器、压控振荡器和分频器，所述鉴相器将输入信号和输出信号的相位差转换成用于控制压控振荡器的控制电压信号，所述压控振荡器的输出信号经所述分频器分频后反馈至所述鉴相器。
4.如权利要求3所述的射频本振信号校准电路，其特征在于：所述FPGA芯片输出分频信号配置给所述频率合成器芯片，所述频率合成器芯片根据FPGA芯片输出的分频信号进行小数分频或整数分频。
5.如权利要求3所述的射频本振信号校准电路，其特征在于：所述频率合成器芯片的型号为LMX2592系列IC集成芯片。
6.如权利要求3所述的射频本振信号校准电路，其特征在于：所述鉴相器的频率小于等于100MHz。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822231050.7U CN209134388U (zh) | 2018-12-28 | 2018-12-28 | 射频本振信号校准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822231050.7U CN209134388U (zh) | 2018-12-28 | 2018-12-28 | 射频本振信号校准电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209134388U true CN209134388U (zh) | 2019-07-19 |
Family
ID=67249536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201822231050.7U Active CN209134388U (zh) | 2018-12-28 | 2018-12-28 | 射频本振信号校准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209134388U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110995258A (zh) * | 2019-12-13 | 2020-04-10 | 昆山普尚电子科技有限公司 | 无线通信综合测试仪中减小本振环路内杂散电路 |
-
2018
- 2018-12-28 CN CN201822231050.7U patent/CN209134388U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110995258A (zh) * | 2019-12-13 | 2020-04-10 | 昆山普尚电子科技有限公司 | 无线通信综合测试仪中减小本振环路内杂散电路 |
| CN110995258B (zh) * | 2019-12-13 | 2021-06-11 | 昆山普尚电子科技有限公司 | 无线通信综合测试仪中减小本振环路内杂散电路 |
| WO2021114333A1 (zh) * | 2019-12-13 | 2021-06-17 | 昆山普尚电子科技有限公司 | 无线通信综合测试仪中减小本振环路内杂散电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103152034B (zh) | 一种小数分频锁相环电路及分频比控制方法 | |
| CN106385255B (zh) | 一种低噪声高分辨率可调谐的多环频率合成装置及方法 | |
| CN101039117B (zh) | 一种铷原子频标数字锁相倍频器 | |
| CN103490777B (zh) | 低杂散频率合成器 | |
| CN207427123U (zh) | 一种采用锁相环滤波原理的超宽带低相噪频率源 | |
| CN105375922B (zh) | 一种用于微型原子钟的微波信号源 | |
| CN103647553B (zh) | 一种宽带超低相位噪声的可直流调频参考源电路 | |
| CN103762978A (zh) | 基于谐波混频的无分频器宽带低相噪频率合成器 | |
| CN201008145Y (zh) | 一种铷原子频标数字锁相倍频器 | |
| CN201328110Y (zh) | 锁相式频率跟踪装置 | |
| CN205584178U (zh) | 一种实现频率捷变的宽带微波频率合成器 | |
| CN105429641A (zh) | 一种防错锁高性能宽带微波频率合成器 | |
| CN105871393A (zh) | 管理射频电路中的杂散 | |
| CN102970030A (zh) | 利用宽带本振和高频鉴相实现频谱仪下变频的*** | |
| CN206164503U (zh) | 一种小型化宽带低杂散微波频率合成器 | |
| CN103957008A (zh) | 一种多环混频锁相频率合成的s频段小步进频率综合器 | |
| CN104242930B (zh) | 一种应用于无线收发***的频率综合器 | |
| CN108055035A (zh) | 一种光电振荡器的宽带频率扩展装置 | |
| CN116781070B (zh) | 一种高质量频谱的小型化点频源 | |
| CN205232198U (zh) | 一种防错锁高性能宽带微波频率合成器 | |
| CN103684445A (zh) | 多相位高分辨率锁相环 | |
| CN101567689B (zh) | 一种基于等效鉴相频率的锁相环 | |
| CN209134388U (zh) | 射频本振信号校准电路 | |
| CN113726334A (zh) | 一种s波段低相噪低杂散细步进频率源组件及使用方法 | |
| CN202856715U (zh) | 利用宽带本振和高频鉴相实现频谱仪下变频的*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |