CN209132655U - 一种稳压电路 - Google Patents
一种稳压电路 Download PDFInfo
- Publication number
- CN209132655U CN209132655U CN201821905543.8U CN201821905543U CN209132655U CN 209132655 U CN209132655 U CN 209132655U CN 201821905543 U CN201821905543 U CN 201821905543U CN 209132655 U CN209132655 U CN 209132655U
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- circuit
- current
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本实用新型涉及一种稳压电路,所述稳压电路包括:预驱动电路,适于接收输入电压,并对所述输入电压进行转换以生成转换电压,所述转换电压小于所述输入电压;误差放大器,由所述转换电压供电,所述误差放大器适于接收参考电压以及反馈电压,并输出控制信号,所述反馈电压随所述输出电压端的输出电压的变化而变化;带隙基准电路,由所述转换电压供电,适于生成所述参考电压;后驱动电路,适于接收所述输入电压,并在所述控制信号的控制下向所述稳压电路的输出电压端充电。本实用新型技术方案可以有效提高电路器件的匹配精度,输出电压的稳定性高。
Description
技术领域
本实用新型涉及电子电路技术领域,尤其涉及一种稳压电路。
背景技术
随着科学技术日新月异的发展,电子设备的功能越来越强大,对于所使用的电源也提出了更高的要求。通常情况下,电源的供电电压并不能完全匹配电子设备正常工作所需要的电压,因此就需要利用稳压电路将电源电压转换后提供给所述电子设备。
现有技术中的稳压电路通常由大量的高压器件构成,高压器件具有面积大、成本高以及相互之间匹配性差的固有缺陷。因此,利用高压器件搭建的稳压电路,其输出电压的精度低,而且输出电压容易受到温度和电源电压波动的影响,严重影响了电子设备的工作精度,甚至会缩短电子设备的使用寿命。
因此,为了适应电子设备对供电电源的需求,如何提供一种输出电压稳定性高,且成本低的稳压电路是目前亟待解决的问题。
实用新型内容
本实用新型解决的技术问题是如何提供一种输出电压稳定性高,且成本低的稳压电路。
为解决上述技术问题,本实用新型实施例提供一种稳压电路,包括:预驱动电路,适于接收输入电压,并对所述输入电压进行转换以生成转换电压,所述转换电压小于所述输入电压;误差放大器,由所述转换电压供电,所述误差放大器适于接收参考电压以及反馈电压,并输出控制信号,所述反馈电压随所述输出电压端的输出电压的变化而变化;带隙基准电路,由所述转换电压供电,适于生成所述参考电压;后驱动电路,适于接收所述输入电压,并在所述控制信号的控制下向所述稳压电路的输出电压端充电。
可选的,所述后驱动电路包括:第一晶体管,所述第一晶体管的栅极接收所述控制信号,所述第一晶体管的源极接地;第二晶体管,所述第二晶体管的源极接收所述输入电压,所述第二晶体管的漏极连接所述第一晶体管的漏极,所述第二晶体管的栅极连接所述第二晶体管的漏极;第三晶体管,所述第三晶体管的栅极连接所述第二晶体管的栅极,所述第三晶体管的源极接收所述输入电压,所述第三晶体管的漏极连接所述输出电压端。
可选的,所述后驱动电路包括:第一晶体管,所述第一晶体管的栅极接收所述转换电压;第二晶体管,所述第二晶体管的源极接收所述输入电压,所述第二晶体管的漏极连接所述第一晶体管的漏极,所述第二晶体管的栅极连接所述第二晶体管的漏极;第三晶体管,所述第三晶体管的栅极连接所述第二晶体管的栅极,所述第三晶体管的源极接收所述输入电压,所述第三晶体管的漏极连接所述输出电压端;第四晶体管,所述第四晶体管的栅极接收所述控制信号,所述第四晶体管的漏极连接所述第一晶体管的源极,所述第四晶体管的源极接地。
可选的,所述预驱动电路包括:第一电阻,所述第一电阻的第一端接收所述输入电压;二极管,所述二极管的阴极连接所述第一电阻的第二端,所述二极管的阳极接地,所述二极管的阴极输出所述转换电压。
可选的,所述稳压电路还包括:分压电路,所述分压电路连接所述输出电压端,适于生成所述反馈电压。
可选的,所述分压电路包括:第二电阻,所述第二电阻的第一端连接所述输出电压端;第三电阻,所述第三电阻的第一端连接所述第二电阻的第二端,所述第三电阻的第二端接地。
可选的,所述稳压电路还包括:短路及过流保护电路,具有过流标志电压输出端,所述短路及过流保护电路适于接收关联电流,并根据所述关联电流与预设电流的电流值的大小关系输出过流标志电压;其中,所述关联电流的电流值随着所述输出电压端的负载电流的变化而变化。
可选的,所述短路及过流保护电路包括:第五晶体管,所述第五晶体管的漏极连接所述后驱动电路,适于接收所述关联电流,所述第五晶体管的栅极连接所述第五晶体管的漏极,所述第五晶体管的源极接地;第六晶体管,所述第六晶体管的漏极连接所述过流标志电压输出端,适于接收所述预设电流,所述第六晶体管的栅极连接所述第五晶体管的栅极,所述第六晶体管的源极接地晶体管。
可选的,所述预设电流由电流源提供,所述电流源的第一端接收所述转换电压,所述电流源的第二端输出所述预设电流。
可选的,所述第一晶体管的衬底连接所述第一晶体管正常工作耐受的最低电位,和/或所述第二晶体管的衬底连接所述第二晶体管正常工作耐受的最高电位,和/或所述第三晶体管的衬底连接所述第三晶体管正常工作耐受的最高电位。
可选的,所述第四晶体管的衬底连接所述第四晶体管正常工作耐受的最高电位。
可选的,所述第五晶体管的衬底连接所述第五晶体管正常工作耐受的最低电位,和/或所述第六晶体管的衬底连接所述第六晶体管正常工作耐受的最低电位。
与现有技术相比,本实用新型实施例的技术方案具有以下有益效果:
本实用新型技术方案的稳压电路包括:预驱动电路,适于接收输入电压,并对所述输入电压进行转换以生成转换电压,所述转换电压小于所述输入电压;误差放大器,由所述转换电压供电,所述误差放大器适于接收参考电压以及反馈电压,并输出控制信号,所述反馈电压随所述输出电压端的输出电压的变化而变化;带隙基准电路,由所述转换电压供电,适于生成所述参考电压;后驱动电路,适于接收所述输入电压,并在所述控制信号的控制下向所述稳压电路的输出电压端充电。由此,有效提高了稳压电路中电路器件的匹配精度,而且输出电压端的输出电压不受温度和输入电压波动的影响,提高了输出电压的稳定性。
进一步,本实用新型实施例中的预驱动电路包括:第一电阻和二极管,所述第一电阻的第一端接收所述输入电压;所述二极管的阴极连接所述第一电阻的第二端,所述二极管的阳极接地,所述二极管的阴极输出所述转换电压。由此,仅通过所述第一电阻与二极管的配合便可以得到所述转换电压,简化了整体的电路结构,优化了电路成本。
进一步,本实用新型实施例的稳压电路还包括分压电路,所述分压电路适于接收所述输出电压端的输出电压,并生成所述反馈电压。由此,可以生成与误差放大器的工作电压相匹配的反馈电压,从而避免了误差放大器直接接收电压值较大的输出电压而造成器件损坏。
进一步,本实用新型实施例的稳压电路还包括短路及过流保护电路,其具有过流标志电压输出端,所述短路及过流保护电路适于接收关联电流,并根据所述关联电流与预设电流的电流值的大小关系输出过流标志电压。由此,可以及时检测负载过流情况,防止负载因电流过大而发生损坏。
附图说明
图1是本实用新型实施例一种稳压电路的结构示意图;
图2是本实用新型实施例另一种稳压电路的结构示意图;
图3是本实用新型实施例一种稳压电路中的预驱动电路的结构示意图;
图4是本实用新型实施例又一种稳压电路的结构示意图;
图5是本实用新型实施例再一种稳压电路的结构示意图。
具体实施方式
本领域技术人员理解,现有技术中的稳压电路通常由大量的高压器件构成,高压器件具有面积大、成本高以及相互之间匹配性差的固有缺陷。因此,利用高压器件搭建的稳压电路,其输出电压的精度低,而且输出电压容易受到温度和电源电压波动的影响,严重影响了电子设备的工作精度,甚至会缩短电子设备的使用寿命。
本实用新型技术方案提供了一种稳压电路,通过所述稳压电路中的预驱动电路、误差放大器以及驱动电路的配合,得到适用于电子设备工作的输出电压。本实用新型技术方案中的稳压电路有效提高了电路器件的匹配精度,而且输出电压端的输出电压不受温度和输入电压波动的影响,输出电压的稳定性高。
为使本实用新型的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本实用新型的具体实施例做详细的说明。显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型的保护范围。
图1是本实用新型实施例一种稳压电路的结构示意图。
本实施例中,所述稳压电路可以被集成在芯片中,也可以是由各种分立器件构成的板级电路。所述稳压电路可以接收高电压,并将所述高电压转换成低电压为负载供电。所述负载可以是各类电子设备。
另外,本实施例中的稳压电路可以单独用于为负载供电,也可以集成在其他类型的集成电路中,作为降压功能的子电路与其他子电路配合使用,本实用新型实施例对所述稳压电路的具体应用场景不做限制。
参考图1,所述稳压电路可以具有输出电压端,所述输出电压端可以是所述稳压电路与负载连接的电气端口。
所述稳压电路可以包括:预驱动电路1,适于接收输入电压V1,并对所述输入电压V1进行转换以生成转换电压V3,所述转换电压V3小于所述输入电压V1;误差放大器2,由所述转换电压V3供电,所述误差放大器2适于接收参考电压VREF以及反馈电压VB,并输出控制信号VC,所述反馈电压VB随所述输出电压端的输出电压V2的变化而变化;后驱动电路3,适于接收所述输入电压V1,并在所述控制信号VC的控制下向所述输出电压端充电。
进一步地,所述后驱动电路3可以包括:第一晶体管M1,所述第一晶体管M1的栅极接收所述控制信号VC,所述第一晶体管M1的源极接地;第二晶体管M2,所述第二晶体管M2的源极接收所述输入电压V1,所述第二晶体管M2的漏极连接所述第一晶体管M1的漏极,所述第二晶体管M2的栅极连接所述第二晶体管M2的漏极;第三晶体管M3,所述第三晶体管M3的栅极连接所述第二晶体管M2的栅极,所述第三晶体管M3的源极接收所述输入电压V1,所述第三晶体管M3的漏极连接所述输出电压端。
进一步地,所述第一晶体管M1的衬底连接所述第一晶体管M1正常工作耐受的最低电位,和/或所述第二晶体管M2的衬底连接所述第二晶体管M2正常工作耐受的最高电位,和/或所述第三晶体管M3的衬底连接所述第三晶体管M3正常工作耐受的最高电位。
具体地,所述第一晶体管M1可以为高压N型晶体管、所述第二晶体管M2可以为高压P型晶体管,所述第三晶体管M3可以为高压P型晶体管。所述第二晶体管M2和第三晶体管M3共同构成了电流镜结构,也可以说,流过所述第三晶体管M3的电流与流过所述第二晶体管M2的电流相等。
所述第一晶体管M1的栅极接收误差放大器2输出的控制信号VC,所述第一晶体管M1起到开关作用,能够控制流过第二晶体管M2的电流进而控制所述后驱动电路3向所述输出电压端充电,直到所述输出电压V2达到设计值。
进一步地,同时参考图1、图2,图2是本实用新型实施例另一种稳压电路的结构示意图。
在图2中,所述稳压电路还可以包括:分压电路4,所述分压电路4适于接收所述输出电压端的输出电压V2,并生成所述反馈电压VB。
具体地,所述分压电路4可以包括:第二电阻R2,所述第二电阻R2的第一端连接所述输出电压端;第三电阻R3,所述第三电阻R3的第一端连接所述第二电阻R2的第二端,所述第三电阻R3的第二端接地。
所述第二电阻R2和/或第三电阻R3可以为固定阻值的电阻或者可变阻值的电阻,以适应稳压电路不同应用场合的需要。
进一步地,同时参考图1、图3,其中图3是本实用新型实施例一种稳压电路中的预驱动电路的结构示意图。
所述预驱动电路1可以包括:第一电阻R1,所述第一电阻R1的第一端接收所述输入电压V1;二极管D,所述二极管D的阴极连接所述第一电阻R1的第二端,所述二极管D的阳极接地,所述二极管D的阴极输出所述转换电压V3。
具体地,所述第一电阻R1可以为固定阻值的电阻或者可变阻值的电阻,以适应稳压电路不同应用场合的需要。
具体地,所述二极管D可以为稳压二极管。
更具体地,所述二极管D为齐纳稳压二极管,所述齐纳稳压二极管的阴极可以输出稳定的直流电压,例如:电压值在5V-6V的直流电压。所述齐纳稳压二极管的阴极电压不随所述输入电压V1的波动而改变,由此,可以保证所述转换电压V3的稳定。
继续参考图1。所述稳压电路中的误差放大器2可以为低压误差放大器,也就是说,所述误差放大器2只需要较低的供电电压便可以正常工作。
具体实施时,所述预驱动电路V1接收电压值较高的输入电压(例如:20V直流电压),并对所述输入电压V1进行转换以生成转换电压V3(例如:6V直流电压),所述转换电压V3为所述误差放大器2供电。
本实施例中,所述稳压电路还可以包括:带隙基准电路5,由所述转换电压V3供电,适于生成所述参考电压VREF。
进一步地,所述带隙基准电路5可以为低压带隙基准电路,也就是说,所述带隙基准电路5只需要较低的供电电压便可以正常工作。
具体实施时,所述预驱动电路1接收电压值较高的输入电压V1(例如:20V直流电压),并对所述输入电压V1进行转换以生成转换电压V3(例如:6V直流电压),所述转换电压V3为所述带隙基准电路5供电。
本领域技术人员可以理解,所述带隙基准电路5具有温漂系数低、噪声低、电源抑制比高等优点,其可以接收所述转换电压V3(例如:6V直流电压),并生成参考电压VREF(例如:1.2V直流电压)。由于所述带隙基准电路5本身的特性,所述参考电压VREF不受输入电压V1的波动以及外界温度变化的影响,可以为整个稳压电路提供稳定可靠的参考电压VREF。
所述稳压电路在工作时,预驱动电路1接收具有高电压值的输入电压V1,并将所述输入电压V1转换为低电压值的转换电压V3,所述转换电压V3为带隙基准电路5以及误差放大器2供电,所述误差放大器2的正输入端接收所述带隙基准电路5输出的参考电压VREF,所述误差放大器2的负输入端接收反馈电压VB,所述反馈电压VB为所述分压电路4中的第二电阻R2的分压。
在稳压电路刚开始工作时,所述参考电压VREF大于所述反馈电压VB,误差放大器2输出的控制信号VC的计算公式为:
VC=A*(VREF-VB)
其中,VC为所述控制信号的电压值,VREF为所述参考电压的电压值,VB为所述反馈电压的电压值,A为所述误差放大器2的放大倍数。
所述控制信号的电压VC大于所述第一晶体管M1的阈值电压,第一晶体管M1导通,第二晶体管M2中流过电流,由于第三晶体管M3与第二晶体管M2为电流镜结构,则第三晶体管M3可以镜像复制流过第二晶体管M2的电流,所述第三晶体管M3的漏极可以向稳压电路的输出电压端充电。
随着所述输出电压端的输出电压V2不断增大,所述第二电阻R2的分压不断增大,也就是说,输入误差放大器2的负输入端的所述反馈电压VB不断升高,则所述参考电压VREF与所述反馈电压VB的电压差不断减小,所述第一晶体管M1的栅极接收的控制信号VC不断减小,第一晶体管M1的导通程度不断减小。当所述反馈电压VB增大到与所述参考电压VREF相等时,所述控制信号VC为0,所述第一晶体管M1关断。此时,稳压电路的输出电压V2达到设定值,并可以为负载提供稳定的工作电压。
图4是本实用新型实施例又一种稳压电路的结构示意图。
图4所示稳压电路中的预驱动电路1、带隙基准电路5、误差放大器2以及分压电路4的结构与工作原理与图1中的稳压电路相同,在此不再赘述。下面仅对所述稳压电路中的后驱动电路3进行详细说明。
所述后驱动电路3可以包括:第一晶体管M1,所述第一晶体管M1的栅极接收所述转换电压V3;第二晶体管M2,所述第二晶体管M2的源极接收所述输入电压V1,所述第二晶体管M2的漏极连接所述第一晶体管M1的漏极,所述第二晶体管的M2栅极连接所述第二晶体管M2的漏极;第三晶体管M3,所述第三晶体管M3的栅极连接所述第二晶体管M2的栅极,所述第三晶体管M3的源极接收所述输入电压V1,所述第三晶体管M3的漏极连接所述输出电压端;第四晶体管M4,所述第四晶体管M4的栅极接收所述控制信号VC,所述第四晶体管M4的漏极连接所述第一晶体管M1的源极,所述第四晶体管M4的源极接地。
具体地,所述第一晶体管M1可以为高压N型晶体管、所述第二晶体管M2可以为高压P型晶体管,所述第三晶体管M3可以为高压P型晶体管,所述第四晶体管M4可以为低压N型晶体管。所述第二晶体管M2和第三晶体管M3共同构成了电流镜结构,也可以说,流过所述第三晶体管M3的电流与流过所述第二晶体管M2的电流相等。
在本实施例中,第一晶体管M1的栅极接收所述转换电压V3,第四晶体管M4的漏极接收的电压为所述转换电压V3与第一晶体管M1的栅源电压的差值,以使所述第四晶体管M4的漏极电压不超过转换电压V3,从而保证第四晶体管M4在工作时不会有过压的风险。所述第四晶体管M4的栅极接收误差放大器2输出的控制信号VC。所述第四晶体管M4起到开关作用,能够控制流过第二晶体管M2的电流进而控制所述后驱动电路3向输出电压端充电,直到所述输出电压V2达到设计值,并可以为负载提供稳定的工作电压。
进一步地,所述第四晶体管M4的衬底连接所述第四晶体管M4正常工作耐受的最高电位。为了避免负载因短路和过流而发生损坏,本实用新型实施例还提供了又一种稳压电路,此种稳压电路可以对负载进行短路和过流保护,增加对负载供电的安全性。
参考图5,图5所示稳压电路中的预驱动电路1、带隙基准电路5、误差放大器2、分压电路4以及后驱动电路3的结构与工作原理与图1中的稳压电路相同,在此不再赘述。下面仅对所述稳压电路中的短路及过流保护电路6进行详细说明。
本实施例中,所述稳压电路还可以包括:短路及过流保护电路6,具有过流标志电压输出端,所述短路及过流保护电路6适于接收关联电流,并根据所述关联电流与预设电流IA的电流值的大小关系输出过流标志电压V4;其中,所述关联电流随着所述输出电压端的负载电流IL的变化而变化。
进一步地,所述短路及过流保护电路6可以包括:第五晶体管M5,所述第五晶体管M5的漏极接收所述关联电流,所述第五晶体管M5的栅极连接所述第五晶体管M5的漏极,所述第五晶体管M5的源极接地;第六晶体管M6,所述第六晶体管M6的漏极接收所述预设电流,所述第六晶体管M6的栅极连接所述第五晶体管M5的栅极,所述第六晶体管M6的源极接地,其中,所述第六晶体管M6的漏极连接所述过流标志电压输出端。
进一步地,所述第五晶体管M5的衬底连接所述第五晶体管M5正常工作耐受的最低电位,和/或所述第六晶体管M6的衬底连接所述第六晶体管M6正常工作耐受的最低电位。
具体地,所述第五晶体管M5和/或第六晶体管M6可以为低压N型晶体管,所述低压N型晶体管制造工艺简单、成本低,在电路中占用面积小,有利于优化电路成本。
进一步地,所述预设电流IA可以由电流源提供,所述电流源的第一端接收所述转换电压V3,所述电流源的第二端输出所述预设电流IA。
作为一个非限制性的实施方式,所述第三晶体管M3的宽长比是第二晶体管M2的宽长比的m倍,m为正整数;所述第五晶体管M5的宽长比是第六晶体管M6的宽长比的n倍,n为正整数。
当流过负载RL的负载电流IL逐渐增加时,流过第三晶体管M3的电流也跟着增加,由于第二晶体管M2和第三晶体管M3为电流镜结构,则流过第二晶体管M2的电流也会增加,且流过第二晶体管M2的电流的电流值为IL/m;
由于第二晶体管M2与第一晶体管M1和第五晶体管M5在同一条电路的支路上,则流过第一晶体管M1和第五晶体管M5的电流的电流值也为IL/m。
在本实施例中,可以通过调整第一晶体管M1和第五晶体管M5的尺寸来实现短路保护的功能。具体地,当流过负载RL的负载电流IL为短路电流Imax时,调整第一晶体管M1和第五晶体管M5的尺寸以使第一晶体管M1的栅源电压VGS1与第五晶体管M5的栅源电压VGS5的和等于所述转换电压V3,也就是VGS1+VGS5=V3。
在电路正常工作时,误差放大器2输出的控制信号VC=VGS1+VGS5,由于误差放大器2输出的控制信号VC的电压值必然小于为其供电的转换电压V3的电压值,则VGS1+VGS5必然小于转换电压V3。
前述的VGS1+VGS5=V3的情况是在流过负载RL的负载电流IL为短路电流Imax时才会出现,也就是说,只要VGS1+VGS5小于转换电压V3,则流过负载RL的负载电流IL就必然不会达到短路电流Imax。因此,能够有效保护负载RL不因流过过大的短路电流Imax而损坏,而且没有保护速度的延迟。
另外,还可以通过所述短路及过流保护电路6来控制负载电流IL不超过预设电流IA,从而实现对负载电流IL的电流值的控制。
本实施例中,由于第六晶体管M6与第五晶体管M5构成了电流镜结构,则流过第六晶体管M6的电流的电流值为IL/(m*n)。
当预设电流IA大于流过第六晶体管M6的电流IL/(m*n)时,过流标志电压输出端输出的过流标志电压V4与转换电压V3的电压值相等,当预设电流IA小于流过第六晶体管M6的电流IL/(m*n)时,所述过流标志电压V4的电压值为0。由此,若将预设电流IA设置为与限流阈值Ilim相等,则可以根据所述过流标志电压V4输出的电压值来判断所述负载电流IL是否超过限流阈值Ilim。
具体地,当过流标志电压V4与转换电压V3的电压值相等时,可以认为所述负载电流IL超过了限流阈值Ilim,也可以说,所述负载RL发生了过流现象,此时,可以对负载RL启动过流保护措施。当过流标志电压V4的电压值为0时,可以认为所述负载电流IL没有超过限流阈值Ilim,也可以说,所述负载RL没有发生过流现象,此时,不需要对负载RL启动过流保护措施。
需要说明的是,本实用新型实施例中的“高电压”和“低电压”的电压值不做具体限定,只要“高电压”的电压值高于“低电压”的电压值即可。例如,“高电压”的电压值能够被识别为逻辑1,而“低电压”的电压值能够被识别为逻辑0。
另外,本实用新型实施例中为高压器件(例如:高压P型晶体管等)和低压器件(例如:低压带隙基准电路、低压误差放大器等)供电的电压值也不做具体限制,只要为高压器件供电的电压值高于为低压器件供电的电压值即可。
虽然本实用新型披露如上,但本实用新型并非限定于此。任何本领域技术人员,在不脱离本实用新型的精神和范围内,均可作各种更动与修改,因此本实用新型的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种稳压电路,其特征在于,包括:
预驱动电路,适于接收输入电压,并对所述输入电压进行转换以生成转换电压,所述转换电压小于所述输入电压;
误差放大器,由所述转换电压供电,所述误差放大器适于接收参考电压以及反馈电压,并输出控制信号,所述反馈电压随输出电压端的输出电压的变化而变化;
带隙基准电路,由所述转换电压供电,适于生成所述参考电压;
后驱动电路,适于接收所述输入电压,并在所述控制信号的控制下向所述稳压电路的输出电压端充电。
2.根据权利要求1所述的稳压电路,其特征在于,所述后驱动电路包括:
第一晶体管,所述第一晶体管的栅极接收所述控制信号,所述第一晶体管的源极接地;
第二晶体管,所述第二晶体管的源极接收所述输入电压,所述第二晶体管的漏极连接所述第一晶体管的漏极,所述第二晶体管的栅极连接所述第二晶体管的漏极;
第三晶体管,所述第三晶体管的栅极连接所述第二晶体管的栅极,所述第三晶体管的源极接收所述输入电压,所述第三晶体管的漏极连接所述输出电压端。
3.根据权利要求1所述的稳压电路,其特征在于,所述后驱动电路包括:
第一晶体管,所述第一晶体管的栅极接收所述转换电压;
第二晶体管,所述第二晶体管的源极接收所述输入电压,所述第二晶体管的漏极连接所述第一晶体管的漏极,所述第二晶体管的栅极连接所述第二晶体管的漏极;
第三晶体管,所述第三晶体管的栅极连接所述第二晶体管的栅极,所述第三晶体管的源极接收所述输入电压,所述第三晶体管的漏极连接所述输出电压端;
第四晶体管,所述第四晶体管的栅极接收所述控制信号,所述第四晶体管的漏极连接所述第一晶体管的源极,所述第四晶体管的源极接地。
4.根据权利要求1所述的稳压电路,其特征在于,所述预驱动电路包括:
第一电阻,所述第一电阻的第一端接收所述输入电压;
二极管,所述二极管的阴极连接所述第一电阻的第二端,所述二极管的阳极接地,所述二极管的阴极输出所述转换电压。
5.根据权利要求1所述的稳压电路,其特征在于,还包括:
分压电路,所述分压电路连接所述输出电压端,适于生成所述反馈电压。
6.根据权利要求5所述的稳压电路,其特征在于,所述分压电路包括:
第二电阻,所述第二电阻的第一端连接所述输出电压端;
第三电阻,所述第三电阻的第一端连接所述第二电阻的第二端,所述第三电阻的第二端接地。
7.根据权利要求1~6任一项所述的稳压电路,其特征在于,还包括:
短路及过流保护电路,具有过流标志电压输出端,所述短路及过流保护电路适于接收关联电流,并根据所述关联电流与预设电流的电流值的大小关系输出过流标志电压;其中,所述关联电流的电流值随着所述输出电压端的负载电流的变化而变化。
8.根据权利要求7所述的稳压电路,其特征在于,所述短路及过流保护电路包括:
第五晶体管,所述第五晶体管的漏极连接所述后驱动电路,适于接收所述关联电流,所述第五晶体管的栅极连接所述第五晶体管的漏极,所述第五晶体管的源极接地;
第六晶体管,所述第六晶体管的漏极连接所述过流标志电压输出端,适于接收所述预设电流,所述第六晶体管的栅极连接所述第五晶体管的栅极,所述第六晶体管的源极接地晶体管。
9.根据权利要求8所述的稳压电路,其特征在于,所述预设电流由电流源提供,所述电流源的第一端接收所述转换电压,所述电流源的第二端输出所述预设电流。
10.根据权利要求2或3所述的稳压电路,其特征在于,所述第一晶体管的衬底连接所述第一晶体管正常工作耐受的最低电位,和/或所述第二晶体管的衬底连接所述第二晶体管正常工作耐受的最高电位,和/或所述第三晶体管的衬底连接所述第三晶体管正常工作耐受的最高电位。
11.根据权利要求3所述的稳压电路,其特征在于,所述第四晶体管的衬底连接所述第四晶体管正常工作耐受的最高电位。
12.根据权利要求8所述的稳压电路,其特征在于,所述第五晶体管的衬底连接所述第五晶体管正常工作耐受的最低电位,和/或所述第六晶体管的衬底连接所述第六晶体管正常工作耐受的最低电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821905543.8U CN209132655U (zh) | 2018-11-19 | 2018-11-19 | 一种稳压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821905543.8U CN209132655U (zh) | 2018-11-19 | 2018-11-19 | 一种稳压电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209132655U true CN209132655U (zh) | 2019-07-19 |
Family
ID=67245755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821905543.8U Active CN209132655U (zh) | 2018-11-19 | 2018-11-19 | 一种稳压电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209132655U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112783248A (zh) * | 2020-12-31 | 2021-05-11 | 上海艾为电子技术股份有限公司 | 一种电压调制器及电子设备 |
CN113193750A (zh) * | 2021-07-01 | 2021-07-30 | 成都市安比科技有限公司 | 一种低压mosfet实现的耐高压ldo线性电源 |
-
2018
- 2018-11-19 CN CN201821905543.8U patent/CN209132655U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112783248A (zh) * | 2020-12-31 | 2021-05-11 | 上海艾为电子技术股份有限公司 | 一种电压调制器及电子设备 |
CN113193750A (zh) * | 2021-07-01 | 2021-07-30 | 成都市安比科技有限公司 | 一种低压mosfet实现的耐高压ldo线性电源 |
CN113193750B (zh) * | 2021-07-01 | 2021-09-17 | 成都市安比科技有限公司 | 一种低压mosfet实现的耐高压ldo线性电源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103218003B (zh) | 一种多电源输入的低压差稳压器 | |
CN101901019B (zh) | 一种高压恒流启动的内部电源电路 | |
CN101562391A (zh) | 用于电源供应器的电流电平判断装置及其相关电源供应器 | |
CN205453114U (zh) | 一种具有防反接功能的电源浪涌抑制器 | |
CN209132655U (zh) | 一种稳压电路 | |
CN101247082B (zh) | 检测电路、电源***和控制方法 | |
CN106981979A (zh) | 一种开关电源浪涌电流抑制电路 | |
CN111934404B (zh) | 充电电路 | |
CN112821497B (zh) | 锂电池保护***和锂电池 | |
CN211123821U (zh) | 一种应用于电表和终端的线性稳压电路 | |
CN205004952U (zh) | 一种直流软启动电路 | |
CN102938559B (zh) | 一种本质安全型电源的电火花限制装置和方法 | |
CN116169637B (zh) | 一种适用于高压ldo的低功耗欠压锁定保护电路 | |
CN209709677U (zh) | 一种高效率电流检测和限流功能的保护电路 | |
CN107463196B (zh) | 一种提高环路稳定性的ldo电路 | |
CN109274268B (zh) | 一种应用于芯片内部的高压转低压电路 | |
CN204030941U (zh) | 一种保护电路及稳压电路 | |
CN201717599U (zh) | 一种过压保护电路 | |
CN207603205U (zh) | 一种过压、过流保护电路 | |
CN106527563A (zh) | 负输出ldo的过流保护电路 | |
CN207732622U (zh) | 输出电压恒压控制电路 | |
CN219394443U (zh) | 充电保护电路与用电设备 | |
CN212012132U (zh) | 一种高压输入过压欠压保护电路 | |
CN113671859A (zh) | 电源开关的控制电路 | |
CN205281307U (zh) | 一种电子器件的供电电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |