CN112783248A - 一种电压调制器及电子设备 - Google Patents

Abstract

本发明提供了一种电压调制器及电子设备，电压调制器中具有包括充电子电路和/或放电子电路的调节电路，当反馈节点的电压小于预设电压时，通过充电子电路为反馈节点充电，进而能够及时抬升反馈节点的电位；以及，当反馈节点的电压大于预设电压时，通过放电子电路为反馈节点放电，将部分电流及时从反馈节点处导出，达到保证电压调制器的输出电位的稳定的目的。

Description

一种电压调制器及电子设备

技术领域

本发明涉及电源电路技术领域，更为具体地说，涉及一种电压调制器及电子设备。

背景技术

电压调制器是当代模拟集成电路极为重要的组成部分，为串联型稳压电路、A/D和D/A转化器等提供基准电压，也是大多数传感器的稳压供电电源或激励源。如在电子设备所使用的电压调制器中，必须为电子设备中负载提供稳定工作电压，但是现有电压调制器往往因为其供电负载的变化或电源电压端的变化，而影响电压调制器输出电位变化。

发明内容

有鉴于此，本发明提供了一种电压调制器及电子设备，有效解决现有技术存在的技术问题，保证电压调制器的输出电位的稳定。

为实现上述目的，本发明提供的技术方案如下：

一种电压调制器，包括：运算放大器、功率管、补偿电路、调节电路及反馈节点；

所述运算放大器的反相端接入基准电压，所述运算放大器的同相端和所述功率管的第二端电连接于所述反馈节点，所述运算放大器的输出端与所述功率管的控制端电连接，所述补偿电路电连接于所述运算放大器的输出端与所述反馈节点之间，所述功率管的第一端连接电源电压端；

所述调节电路与所述反馈节点电连接，所述调节电路包括充电子电路和/或放电子电路，所述调节电路用于在所述反馈节点的电压小于预设电压时，将所述反馈节点与所述充电子电路连通；和/或，用于在所述反馈节点的电压大于所述预设电压时，将所述反馈节点与所述放电子电路连通。

可选的，所述电压调制器还包括反馈电阻，所述反馈电阻的第一端连接所述功率管的第二端，所述反馈电阻的第二端连接所述反馈节点。

可选的，所述运算放大器包括电流源电路、第一晶体管、第二晶体管、第三晶体管、第四晶体管和输出级电路；

所述第一晶体管的栅极为所述运算放大器的反相端，所述第一晶体管的第一端连接所述电流源电路的输出端，所述第一晶体管的第二端连接所述第三晶体管的第一端，所述第二晶体管的栅极为所述运算放大器的同相端，所述第二晶体管的第一端连接所述电流源电路的输出端，所述第二晶体管的第二端连接所述第四晶体管的第一端；

所述第三晶体管的第二端和所述第四晶体管的第二端均连接接地端，所述第三晶体管的栅极和所述第四晶体管的栅极均连接所述输出级电路，所述输出级电路用于叠加所述第一晶体管和所述第二晶体管的输出而得到输出信号至所述运算放大器的输出端。

可选的，所述充电子电路包括第五晶体管、第六晶体管和第七晶体管；

所述第五晶体管的栅极和所述第六晶体管的栅极相连，所述第五晶体管的第一端连接所述电源电压端，所述第五晶体管的第二端与所述第七晶体管的第一端和所述第五晶体管的栅极相连；

所述第六晶体管的第一端连接所述电源电压端，所述第六晶体管的第二端连接所述反馈节点；

所述第七晶体管的栅极连接所述第四晶体管的栅极和所述第四晶体管的第一端，所述第七晶体管的第二端连接接地端。

可选的，所述第五晶体管和第六晶体管的导通类型相同，所述第七晶体管和所述第四晶体管的导通类型相同。

可选的，所述放电子电路包括第八晶体管，所述第八晶体管的栅极连接所述第三晶体管的栅极和所述第三晶体管的第一端，所述第八晶体管的第一端连接所述反馈节点，所述第八晶体管的第二端连接接地端。

可选的，所述第八晶体管和所述第三晶体管的导通类型相同。

可选的，所述电流源电路包括电流源、第九晶体管和第十晶体管；

所述第九晶体管的第一端连接所述电源电压端，所述第九晶体管的第二端连接所述电流源的第一端，所述电流源的第二端连接接地端，所述第九晶体管的栅极连接所述第九晶体管的第二端和所述第十晶体管的栅极；

所述第十晶体管的第一端连接所述电源电压端，所述第十晶体管的第二端为所述电流源电路的输出端。

可选的，所述第九晶体管和所述第十晶体管的导通类型相同。

可选的，所述输出级电路包括：第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；

所述第十一晶体管的栅极连接所述第十一晶体管的第二端和所述第十二晶体管的栅极，所述第十一晶体管的第一端连接所述电源电压端，所述第十一晶体管的第二端连接所述第十三晶体管的第一端，所述第十三晶体管的栅极连接所述第三晶体管的栅极和所述第三晶体管的第一端，所述第十三晶体管的第二端连接接地端；

所述第十二晶体管的第一端连接所述电源电压端，所述第十二晶体管的第二端连接所述第十四晶体管的第一端，所述第十二晶体管的第二端为所述运算放大器的输出端，所述第十四晶体管的栅极连接所述第四晶体管的栅极和所述第四晶体管的第一端，所述第十四晶体管的第二端连接接地端。

可选的，所述第十一晶体管和所述第十二晶体管的导通类型相同，所述第十三晶体管和所述第三晶体管的导通类型相同，所述第十四晶体管和所述第四晶体管的导通类型相同。

可选的，所述电压调制器包括分压电路，所述分压电路的第一端与所述反馈节点电连接，所述分压电路的第二端连接接地端。

相应的，本发明还提供了一种电子设备，所述电子设备包括上述的电压调制器。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供了一种电压调制器及电子设备，包括：运算放大器、功率管、补偿电路、调节电路及反馈节点；所述运算放大器的反相端接入基准电压，所述运算放大器的同相端和所述功率管的第二端电连接于所述反馈节点，所述运算放大器的输出端与所述功率管的控制端电连接，所述补偿电路电连接于所述运算放大器的输出端与所述反馈节点之间，所述功率管的第一端连接电源电压端；所述调节电路与所述反馈节点电连接，所述调节电路包括充电子电路和/或放电子电路，所述调节电路用于在所述反馈节点的电压小于预设电压时，将所述反馈节点与所述充电子电路连通；和/或，用于在所述反馈节点的电压大于所述预设电压时，将所述反馈节点与所述放电子电路连通。

由上述内容可知，本发明提供的技术方案，电压调制器中具有包括充电子电路和/或放电子电路的调节电路，当反馈节点的电压小于预设电压时，通过充电子电路为反馈节点充电，进而能够及时抬升反馈节点的电位；以及，当反馈节点的电压大于预设电压时，通过放电子电路为反馈节点放电，将部分电流及时从反馈节点处导出，达到保证电压调制器的输出电位的稳定的目的。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种电压调制器的结构示意图；

图2为本发明实施例提供的另一种电压调制器的结构示意图；

图3为本发明实施例提供的一种放大电路的结构示意图；

图4为本发明实施例提供的另一种放大电路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，电压调制器是当代模拟集成电路极为重要的组成部分，为串联型稳压电路、A/D和D/A转化器等提供基准电压，也是大多数传感器的稳压供电电源或激励源。如在电子设备所使用的电压调制器中，必须为电子设备中负载提供稳定工作电压，但是现有电压调制器往往因为其供电负载的变化或电源电压端的变化，而影响电压调制器输出电位变化。

基于此，本发明实施例提供了一种电压调制器及电子设备，有效解决现有技术存在的技术问题，保证电压调制器的输出电位的稳定。

为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图4对本发明实施例提供的技术方案进行详细的描述。

参考图1所示，为本发明实施例提供的一种电压调制器的结构示意图，其中，电压调制器包括：放大电路、功率管200、补偿电路300及反馈节点Q，所述放大电路包括运算放大器100和调节电路400。

所述运算放大器100的反相端接入基准电压Vbg，所述运算放大器100的同相端和所述功率管200的第二端电连接于所述反馈节点Q，所述运算放大器100的输出端与所述功率管200的控制端电连接，所述补偿电路300电连接于所述运算放大器100的输出端与所述反馈节点Q之间，所述功率管200的第一端连接电源电压端VDD。

所述调节电路400与所述反馈节点Q电连接，所述调节电路400包括充电子电路410和/或放电子电路420，所述调节电路400用于在所述反馈节点Q的电压小于预设电压时，将所述反馈节点Q与所述充电子电路410连通；和/或，用于在所述反馈节点Q的电压大于所述预设电压时，将所述反馈节点Q与所述放电子电路420连通。

本发明实施例提供的功率管200可以为P型功率管。以及，本发明实施例提供的补偿电路300用于保证电压调制器闭环结构的稳定器，其中补偿电路300可以包括串联于所述运算放大器100的输出端与所述反馈节点Q之间的补偿电容C和补偿电阻R。其中补偿电容C相当于米勒(miller)补偿电容，补偿电阻R用于调整零点。

进一步，本发明实施例提供的反馈节点Q处还串联有分压电路，分压电路可以包括多个串联电阻。即本发明实施例提供的所述电压调制器包括分压电路，所述分压电路的第一端与所述反馈节点电连接，所述分压电路的第二端连接接地端。具体如图1所示，本发明实施例提供的分压电路包括第一电阻R1和第二电阻R2，其中第一电阻R1的第一端连接反馈节点Q，第一电阻R1的第二端连接第二电阻R2的第一端，第二电阻R2的第二端连接接地端GND。

可以理解的，本发明实施例提供的技术方案，电压调制器中具有包括充电子电路和/或放电子电路的调节电路，当反馈节点的电压小于预设电压时，通过充电子电路为反馈节点充电，进而能够及时抬升反馈节点的电位；以及，当反馈节点的电压大于预设电压时，通过放电子电路为反馈节点放电，将部分电流及时从反馈节点处导出，达到保证电压调制器的输出电位的稳定的目的。

其中，本发明实施例提供的预设电压的值与基准电压的值相同，当反馈节点的电压小于基准电压的值时，通过充电子电路对反馈节点进行充电，直至抬升反馈节点的电压至基准电压的值相同时，保证运算放大器的稳定输出。以及，当反馈节点的电压大于基准电压的值时，通过放电子电路对反馈节点进行放电，直至反馈节点的电压降低至基准电压的值时，保证运算放大器的稳定输出。

在本发明一实施例中，本发明提供的功率管的第二端可以直接与反馈节点相连，或者功率管的第二端与反馈节点之间可以间接电连接，如通过电阻相连，具体如图2所示，为本发明实施例提供的另一种电压调制器的结构示意图，本发明实施例提供的所述电压调制器还包括反馈电阻Rq，所述反馈电阻Rq的第一端连接所述功率管200的第二端，所述反馈电阻Rq的第二端连接所述反馈节点Q。其中反馈电阻Rq亦即连接于补充电路300与反馈节点Q之间。

可以理解的，本发明实施例提供的电压调制器还可以在反馈节点和功率管的第二端之间串联一反馈电阻，进而能够通过反馈电阻提升功率管的第二端处的电压，使得功率管的第二端处能够提供一更大的电压，提高电压调制器的适用范围。

下面结合图3和图4对本发明实施例提供的电压调节器的具体电路结构进行详细的说明。

如图3所示，为本发明实施例提供的一种放大电路的结构示意图，其中，本发明实施例提供的所述运算放大器100包括电流源电路110、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和输出级电路120。

所述第一晶体管M1的栅极为所述运算放大器100的反相端，所述第一晶体管M1的第一端连接所述电流源电路110的输出端，所述第一晶体管M1的第二端连接所述第三晶体管M3的第一端，所述第二晶体管M2的栅极为所述运算放大器100的同相端，所述第二晶体管M2的第一端连接所述电流源电路110的输出端，所述第二晶体管M2的第二端连接所述第四晶体管M4的第一端。

所述第三晶体管M3的第二端和所述第四晶体管M4的第二端均连接接地端GND，所述第三晶体管M3的栅极和所述第四晶体管M4的栅极均连接所述输出级电路120，所述输出级电路120用于叠加所述第一晶体管M1和所述第二晶体管M2的输出而得到输出信号至所述运算放大器100的输出端VOUT。

在本发明一实施例中，本发明提供的第一晶体管和第二晶体管可以为P型晶体管。

如图3所示，本发明实施例提供的所述充电子电路410可以包括第五晶体管M5、第六晶体管M6和第七晶体管M7。

所述第五晶体管M5的栅极和所述第六晶体管M6的栅极相连，所述第五晶体管M5的第一端连接所述电源电压端VDD，所述第五晶体管M5的第二端与所述第七晶体管M7的第一端和所述第五晶体管M5的栅极相连。

所述第六晶体管M6的第一端连接所述电源电压端VDD，所述第六晶体管M6的第二端连接所述反馈节点Q。

所述第七晶体管M7的栅极连接所述第四晶体管M4的栅极和所述第四晶体管M4的第一端，所述第七晶体管M7的第二端连接接地端GND。

在本发明一实施例中，本发明提供的所述第五晶体管和第六晶体管的导通类型相同，所述第七晶体管和所述第四晶体管的导通类型相同。其中第五晶体管和第六可以为P型晶体管，且第四晶体管和第七晶体管可以为N型晶体管。

可以理解的，本发明实施例提供的包括有充电子电路的电压调制器中，其正常工作时反馈节点的电位保持稳定，运算放大器处于一个稳定的工作状态；当反馈节点的电压小于预设电压时，即反馈节点向外流出更大的电流，功率管输出的电流由很大一部分被抽走，导致反馈节点的电位降低，进而使得第四晶体管和第七晶体管的栅极电位被抬高，以及使得第五晶体管和第六晶体管的栅极电位降低，此时第六晶体管会向反馈节点进行充电，以补偿反馈节点流出的电流，抬高反馈节点的电压，保证电压调制器的输出稳定。

如图4所示，为本发明实施例提供的一种放大电路的结构示意图，其中，本发明实施例提供的所述运算放大器100包括电流源电路110、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和输出级电路120。

所述第一晶体管M1的栅极为所述运算放大器100的反相端，所述第一晶体管M1的第一端连接所述电流源电路110的输出端，所述第一晶体管M1的第二端连接所述第三晶体管M3的第一端，所述第二晶体管M2的栅极为所述运算放大器100的同相端，所述第二晶体管M2的第一端连接所述电流源电路110的输出端，所述第二晶体管M2的第二端连接所述第四晶体管M4的第一端。

所述第三晶体管M3的第二端和所述第四晶体管M4的第二端均连接接地端GND，所述第三晶体管M3的栅极和所述第四晶体管M4的栅极均连接所述输出级电路120，所述输出级电路120用于叠加所述第一晶体管M1和所述第二晶体管M2的输出而得到输出信号至所述运算放大器100的输出端VOUT。

进一步如图4所示，本发明实施例提供的所述放电子电路420包括第八晶体管M8，所述第八晶体管M8的栅极连接所述第三晶体管M3的栅极和所述第三晶体管M3的第一端，所述第八晶体管M8的第一端连接所述反馈节点Q，所述第八晶体管M8的第二端连接接地端GND。

在本发明一实施例中，本发明所提供的所述第八晶体管和所述第三晶体管的导通类型相同。其中本发明提供的第八晶体管和第三晶体管均为N型晶体管。

可以理解的，本发明实施例提供的包括有放电子电路的电压调制器中，其正常工作时反馈节点的电位保持稳定，运算放大器处于一个稳定的工作状态；当反馈节点的电压大于预设电压时，即反馈节点向外流出的电流减小，导致反馈节点的电位上升，进而使得第四晶体管栅极电位降低，以及第八晶体管的栅极电位抬高，此时第八晶体管形成反馈节点和接地端之间的泄放电流通路，降低反馈节点的电压，最终保证电压调制器的输出稳定。

如图3和图4所示，本发明实施例提供的所述电流源电路110包括电流源Ib、第九晶体管M9和第十晶体管M10。

所述第九晶体管M9的第一端连接所述电源电压端VDD，所述第九晶体管M9的第二端连接所述电流源Ib的第一端，所述电流源Ib的第二端连接接地端GND，所述第九晶体管M9的栅极连接所述第九晶体管M9的第二端和所述第十晶体管M10的栅极。

所述第十晶体管M10的第一端连接所述电源电压端VDD，所述第十晶体管M10的第二端为所述电流源电路110的输出端，第十晶体管M10的第二端连接第一晶体管M1的第一端和第二晶体管M2的第一端。

在本发明一实施例中，本发明提供的所述第九晶体管和所述第十晶体管的导通类型相同。其中第九晶体管和第十晶体管可以为P型晶体管。

以及，本发明实施例提供的所述输出级电路120包括：第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14。

所述第十一晶体管M11的栅极连接所述第十一晶体管M11的第二端和所述第十二晶体管M12的栅极，所述第十一晶体管M11的第一端连接所述电源电压端VDD，所述第十一晶体管M11的第二端连接所述第十三晶体管M13的第一端，所述第十三晶体管M13的栅极连接所述第三晶体管M3的栅极和所述第三晶体管M3的第一端，所述第十三晶体管M13的第二端连接接地端GND。

所述第十二晶体管M12的第一端连接所述电源电压端VDD，所述第十二晶体管M12的第二端连接所述第十四晶体管M14的第一端，所述第十二晶体管M12的第二端为所述运算放大器100的输出端VOUT，所述第十四晶体管M14的栅极连接所述第四晶体管M4的栅极和所述第四晶体管M4的第一端，所述第十四晶体管M14的第二端连接接地端GND。

在本发明一实施例中，本发明提供的所述第十一晶体管和所述第十二晶体管的导通类型相同，所述第十三晶体管和所述第三晶体管的导通类型相同，所述第十四晶体管和所述第四晶体管的导通类型相同。其中本发明提供的第十一晶体管和第十二晶体管可以为P型晶体管，第十三晶体管和第三晶体管可以为N型晶体管。

需要说明的是，本发明上述实施例提供的运算放大器的具体电路结构仅仅为本发明适用所有电路结构中的一种，对此本发明不做具体限制，在本发明其他实施例中，运算放大器还可以为其他类型电路结构。

其次，本发明实施例对于电压调节器中各个晶体管的类型不做具体限制，对此需要根据实际应用进行具体设计。

此外，本发明实施例提供的电压调节器中，调节电路可以仅仅包括有充电子电路，即如图3所示的放大电路的结构示意中，电压调节器的调节电路仅仅包括有充电子电路。或者，本发明实施例提供的调节电路还可以仅仅包括有放电子电路，即如图4所示的放大电路的结构示意中，电压调节器的调节电路仅仅包括有放电子电路。或者，本发明实施例提供的调节电路还可以既包括有充电子电路，还包括有放电子电路，对此本发明不做具体限制，需要根据实际应用进行具体设计。

相应的，本发明实施例还提供了一种电子设备，所述电子设备包括上述任意一实施例提供的电压调制器。

本发明实施例提供了一种电压调制器及电子设备，包括：运算放大器、功率管、补偿电路、调节电路及反馈节点；所述运算放大器的反相端接入基准电压，所述运算放大器的同相端和所述功率管的第二端电连接于所述反馈节点，所述运算放大器的输出端与所述功率管的控制端电连接，所述补偿电路电连接于所述运算放大器的输出端与所述反馈节点之间，所述功率管的第一端连接电源电压端；所述调节电路与所述反馈节点电连接，所述调节电路包括充电子电路和/或放电子电路，所述调节电路用于在所述反馈节点的电压小于预设电压时，将所述反馈节点与所述充电子电路连通；和/或，用于在所述反馈节点的电压大于所述预设电压时，将所述反馈节点与所述放电子电路连通。

由上述内容可知，本发明实施例提供的技术方案，电压调制器中具有包括充电子电路和/或放电子电路的调节电路，当反馈节点的电压小于预设电压时，通过充电子电路为反馈节点充电，进而能够及时抬升反馈节点的电位；以及，当反馈节点的电压大于预设电压时，通过放电子电路为反馈节点放电，将部分电流及时从反馈节点处导出，达到保证电压调制器的输出电位的稳定的目的。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种电压调制器，其特征在于，包括：放大电路、功率管、补偿电路及反馈节点，所述放大电路包括运算放大器和调节电路；

所述运算放大器的反相端接入基准电压，所述运算放大器的同相端和所述功率管的第二端电连接于所述反馈节点，所述运算放大器的输出端与所述功率管的控制端电连接，所述补偿电路电连接于所述运算放大器的输出端与所述反馈节点之间，所述功率管的第一端连接电源电压端；

所述调节电路与所述反馈节点电连接，所述调节电路包括充电子电路和/或放电子电路，所述调节电路用于在所述反馈节点的电压小于预设电压时，将所述反馈节点与所述充电子电路连通；和/或，用于在所述反馈节点的电压大于所述预设电压时，将所述反馈节点与所述放电子电路连通。

2.根据权利要求1所述的电压调制器，其特征在于，所述电压调制器还包括反馈电阻，所述反馈电阻的第一端连接所述功率管的第二端，所述反馈电阻的第二端连接所述反馈节点。

3.根据权利要求1所述的电压调制器，其特征在于，所述运算放大器包括电流源电路、第一晶体管、第二晶体管、第三晶体管、第四晶体管和输出级电路；

所述第一晶体管的栅极为所述运算放大器的反相端，所述第一晶体管的第一端连接所述电流源电路的输出端，所述第一晶体管的第二端连接所述第三晶体管的第一端，所述第二晶体管的栅极为所述运算放大器的同相端，所述第二晶体管的第一端连接所述电流源电路的输出端，所述第二晶体管的第二端连接所述第四晶体管的第一端；

所述第三晶体管的第二端和所述第四晶体管的第二端均连接接地端，所述第三晶体管的栅极和所述第四晶体管的栅极均连接所述输出级电路，所述输出级电路用于叠加所述第一晶体管和所述第二晶体管的输出而得到输出信号至所述运算放大器的输出端。

4.根据权利要求3所述的电压调制器，其特征在于，所述充电子电路包括第五晶体管、第六晶体管和第七晶体管；

所述第五晶体管的栅极和所述第六晶体管的栅极相连，所述第五晶体管的第一端连接所述电源电压端，所述第五晶体管的第二端与所述第七晶体管的第一端和所述第五晶体管的栅极相连；

所述第六晶体管的第一端连接所述电源电压端，所述第六晶体管的第二端连接所述反馈节点；

所述第七晶体管的栅极连接所述第四晶体管的栅极和所述第四晶体管的第一端，所述第七晶体管的第二端连接接地端。

5.根据权利要求4所述的电压调制器，其特征在于，所述第五晶体管和第六晶体管的导通类型相同，所述第七晶体管和所述第四晶体管的导通类型相同。

6.根据权利要求3所述的电压调制器，其特征在于，所述放电子电路包括第八晶体管，所述第八晶体管的栅极连接所述第三晶体管的栅极和所述第三晶体管的第一端，所述第八晶体管的第一端连接所述反馈节点，所述第八晶体管的第二端连接接地端。

7.根据权利要求6所述的电压调制器，其特征在于，所述第八晶体管和所述第三晶体管的导通类型相同。

8.根据权利要求3所述的电压调制器，其特征在于，所述电流源电路包括电流源、第九晶体管和第十晶体管；

所述第九晶体管的第一端连接所述电源电压端，所述第九晶体管的第二端连接所述电流源的第一端，所述电流源的第二端连接接地端，所述第九晶体管的栅极连接所述第九晶体管的第二端和所述第十晶体管的栅极；

所述第十晶体管的第一端连接所述电源电压端，所述第十晶体管的第二端为所述电流源电路的输出端。

9.根据权利要求8所述的电压调制器，其特征在于，所述第九晶体管和所述第十晶体管的导通类型相同。

10.根据权利要求3所述的电压调制器，其特征在于，所述输出级电路包括：第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；

所述第十一晶体管的栅极连接所述第十一晶体管的第二端和所述第十二晶体管的栅极，所述第十一晶体管的第一端连接所述电源电压端，所述第十一晶体管的第二端连接所述第十三晶体管的第一端，所述第十三晶体管的栅极连接所述第三晶体管的栅极和所述第三晶体管的第一端，所述第十三晶体管的第二端连接接地端；

所述第十二晶体管的第一端连接所述电源电压端，所述第十二晶体管的第二端连接所述第十四晶体管的第一端，所述第十二晶体管的第二端为所述运算放大器的输出端，所述第十四晶体管的栅极连接所述第四晶体管的栅极和所述第四晶体管的第一端，所述第十四晶体管的第二端连接接地端。

11.根据权利要求10所述的电压调制器，其特征在于，所述第十一晶体管和所述第十二晶体管的导通类型相同，所述第十三晶体管和所述第三晶体管的导通类型相同，所述第十四晶体管和所述第四晶体管的导通类型相同。

12.根据权利要求1所述的电压调制器，其特征在于，所述电压调制器包括分压电路，所述分压电路的第一端与所述反馈节点电连接，所述分压电路的第二端连接接地端。

13.一种电子设备，其特征在于，所述电子设备包括权利要求1-11任意一项所述的电压调制器。

Images