CN208819684U - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN208819684U
CN208819684U CN201790000661.1U CN201790000661U CN208819684U CN 208819684 U CN208819684 U CN 208819684U CN 201790000661 U CN201790000661 U CN 201790000661U CN 208819684 U CN208819684 U CN 208819684U
Authority
CN
China
Prior art keywords
conductor
coil
external electrode
face
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790000661.1U
Other languages
English (en)
Inventor
伊藤慎悟
用水邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN208819684U publication Critical patent/CN208819684U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在多层基板中，多个线圈导体是分别图案形成在层叠体(1)的第一主面(11)、层叠体(1)的第二主面(12)、以及绝缘基材的层叠界面(13a～13c)中的不同的多个面并且在层叠方向(D1)上排列的三个以上的线圈导体，包含第一线圈导体(31)和第二线圈导体(32)，且串联地连接在第一外部电极(21)与第二外部电极(22)之间。而且，在分别形成有第一线圈导体(31)以及第二线圈导体(32)的两个面之间，不隔着形成了其它线圈导体的面。此外，第一线圈导体(31)以及第二线圈导体(31)不经由其它线圈导体而与第一外部电极(21)以及第二外部电极(22)分别直接连接。

Description

多层基板
技术领域
本实用新型涉及具备线圈导体的多层基板。
背景技术
作为具备线圈导体的多层基板的一个例子，存在如下的多层基板，即，层叠有具有热塑性的多个绝缘基材，并在绝缘基材的层叠界面、安装面等图案形成了多个线圈导体。以往，在层叠界面、安装面等不同的多个面各自以在绝缘基材的层叠方向上排列的状态形成了线圈导体的结构中，一般情况下，在层叠方向上彼此相邻的线圈导体彼此通过层间连接导体直接连接(例如，专利文献1)。而且，这样的多层基板通过在对多个绝缘基材形成了线圈导体、外部电极之后将绝缘基材层叠并统一进行加热压制而制造。
近年来，伴随着多层基板的小型化、低高度化，绝缘基材的薄膜化正在发展。因此，在多层基板的制造过程中执行了加热压制时，在容易受到热的影响的部位、绝缘基材特别薄的部位，在层叠方向上彼此相邻的线圈导体间有可能产生电短路。
在先技术文献
专利文献
专利文献1：国际公开第2015/152333号
实用新型内容
实用新型要解决的课题
然而，在以往的多层基板中，由于在层叠方向上彼此相邻的线圈导体彼此直接连接，因此即使在这些线圈导体间产生了电短路，在两个外部电极间产生的电感也不过是以没有短路时的给定值为基准而产生小的变化。因此，存在根据两个外部电极间的电感的测定值难以判断有无短路发生的情况。
因此，本实用新型的目的在于，提供一种能够精度良好地检测在线圈导体间产生的电短路的多层基板。
用于解决课题的技术方案
本实用新型涉及的多层基板具备层叠体、第一外部电极、第二外部电极、以及多个线圈导体。层叠体是层叠了具有热塑性的多个绝缘基材的层叠体，具有在绝缘基材的层叠方向上彼此位于相反侧的第一主面以及第二主面。第一外部电极以及第二外部电极形成在第一主面。多个线圈导体是分别图案形成在第一主面、第二主面、以及绝缘基材的层叠界面中的不同的多个面并且在层叠方向上排列的三个以上的线圈导体，包含第一线圈导体和第二线圈导体，且串联地连接在第一外部电极与第二外部电极之间。而且，在分别形成有第一线圈导体以及第二线圈导体的两个面之间，不隔着形成了其它线圈导体的面。此外，第一线圈导体以及第二线圈导体不经由其它线圈导体而与第一外部电极以及第二外部电极分别直接连接。
根据上述多层基板，在构筑于该多层基板的电路的电路径中，在最靠近第一外部电极的位置配置第一线圈导体，在最靠近第二外部电极的位置配置第二线圈导体。因此，在第一线圈导体与第二线圈导体之间产生了电短路的情况下，在第一外部电极与第二外部电极之间产生的电感中，相对于没有短路时产生的给定值的变化量变大。因此，基于第一外部电极与第二外部电极之间的电感的测定值，能够判断有无短路发生。由此，在制造多层基板之后，在特性检查工序中容易判别不合格品。
优选的是，在本实用新型涉及的多层基板中，分别形成有第一线圈导体以及第二线圈导体的两个面中的任一个面是上述不同的多个面中的在层叠方向上到第一主面或第二主面的距离最小的面，或者是该距离为零且与第一主面或第二主面一致的面。
根据该结构，多个线圈导体中的容易产生电短路的两个线圈导体作为第一线圈导体以及第二线圈导体与第一外部电极以及第二外部电极分别直接连接。
在本实用新型涉及的多层基板中，层叠体包含两个区域。在此，第一区域是由从层叠方向上的第一主面到从第一主面数第二个形成有线圈导体的面的距离规定的区域。第二区域是由从层叠方向上的第二主面到从第二主面数第二个形成有线圈导体的面的距离规定的区域。而且，优选的是，位于该距离小的一方的区域的两个线圈导体作为第一线圈导体以及第二线圈导体，不经由其它线圈导体而与第一外部电极以及第二外部电极分别直接连接。
根据该结构，多个线圈导体中的、特别是在制造过程中执行的加热压制时容易产生电短路的两个线圈导体作为第一线圈导体以及第二线圈导体，与第一外部电极以及第二外部电极分别直接连接。
优选的是，在本实用新型涉及的多层基板中，在将在上述不同的多个面中的在层叠方向上距上述一个面的距离最大的面形成的线圈导体设为第三线圈导体时，多个线圈导体具有如下的连接关系。即，优选的是，从第一线圈导体到第三线圈导体的连接路径不在中途向形成有第一线圈导体的面返回而到达第三线圈导体。此外，优选的是，从第三线圈导体到第二线圈导体的连接路径不在中途向形成有第三线圈导体的面返回而到达第二线圈导体。
根据该结构，从第一线圈导体到第二线圈导体的连接路径变短，作为其结果，在第一外部电极与第二外部电极之间产生的电阻变小。
在本实用新型涉及的多层基板中，上述一个面可以是在层叠方向上到第一主面的距离最小的面，或者可以是该距离为零且与第一主面一致的面。优选的是，在该结构中，第一外部电极以及第二外部电极中的一个外部电极和第一线圈导体以及第二线圈导体中的一个线圈导体不经由上述不同的多个面中的、形成了该一个线圈导体的面以外的其它面而直接连接。此外，优选的是，第一外部电极以及第二外部电极中的另一个外部电极和第一线圈导体以及第二线圈导体中的另一个线圈导体不经由上述不同的多个面中的、分别形成了第一线圈导体以及第二线圈导体的两个面以外的其它面而直接连接。
根据该结构，从第一外部电极到第二外部电极的连接路径变短，作为其结果，在第一外部电极与第二外部电极之间产生的电阻变得更小。
优选的是，在本实用新型涉及的多层基板中，在层叠方向上，形成了第一线圈导体的面与形成了第二线圈导体的面之间的距离小于形成了其它线圈导体的面间的距离。
根据该结构，多个线圈导体中的容易产生电短路的两个线圈导体作为第一线圈导体以及第二线圈导体与第一外部电极以及第二外部电极分别直接连接。
实用新型效果
根据本实用新型涉及的多层基板，能够精度良好地检测在线圈导体间产生的电短路。
附图说明
图1是概念性地示出了第一实施方式涉及的多层基板的分解立体图。
图2的(a)是示出构筑在第一实施方式涉及的多层基板的电路的图，图2的(b)是示出在该电路产生了电短路的状态的图。
图3是示出多层基板的制造方法的流程图。
图4的(a)是示出构筑在比较例涉及的多层基板的电路的图，图4 的(b)是示出在该电路产生了电短路的状态的图。
图5是概念性地示出了第二实施方式涉及的多层基板的分解立体图。
图6的(a)是示出构筑在第二实施方式涉及的多层基板的电路的图，图6的(b)是示出在该电路产生了电短路的状态的图。
图7是概念性地示出了第五实施方式涉及的多层基板的分解立体图。
图8是示出构筑在第五实施方式涉及的多层基板的电路的图。
图9是概念性地示出其它实施方式涉及的多层基板的分解立体图。
图10是示出构筑在多层基板的电路的另一个例子的图。
具体实施方式
以下，按照附图对本实用新型的实施方式进行说明。
[1]第一实施方式
[1-1]多层基板的结构
图1是概念性地示出了第一实施方式涉及的多层基板的分解立体图。如图1所示，多层基板具备层叠体1、第一外部电极21、第二外部电极 22、四个线圈导体31～34、以及布线导体。
如图1所示，层叠体1是层叠了具有热塑性的四片绝缘基材10A～10D 的层叠体。在本实施方式中，绝缘基材10A～10D均由液晶聚合物、热塑性聚酰亚胺等热塑性树脂形成，呈矩形且尺寸大致相同。而且，层叠体1 具有在绝缘基材10A～10D的层叠方向D1上彼此位于相反侧的第一主面 11以及第二主面12。另外，绝缘基材10A～10D不限于矩形，也可以呈正方形等各种形状。
第一外部电极21以及第二外部电极22均形成在层叠体1的第一主面 11。具体地，第一外部电极21以及第二外部电极22是输入输出电极，图案形成在成为第一主面11的绝缘基材10A的表面。
线圈导体31～34分别像以下那样形成于层叠体1。即，线圈导体31 图案形成在第一主面11，线圈导体32图案形成在绝缘基材10A、10B的层叠界面13a，线圈导体33图案形成在绝缘基材10B、10C的层叠界面 13b，线圈导体34图案形成在绝缘基材10C、10D的层叠界面13c。换言之，四个线圈导体31～34分别图案形成在第一主面11、第二主面12、以及层叠界面13a～13c中的不同的四个面。另外，在第一主面11，也可以形成有对线圈导体31进行保护的保护膜。
在本实施方式中，线圈导体31形成在成为第一主面11的绝缘基材 10A的表面，线圈导体32～34分别形成在绝缘基材10B～10D中的第一主面11侧的面。在此，绝缘基材10B～10D中的第一主面11侧的面分别是在层叠体1中构成层叠界面13a～13c的面。
而且，线圈导体31～34配置为在层叠方向D1上排列。即，线圈导体 31～34配置为，它们的线圈轴成为大致同轴。换言之，线圈导体31～34配置为，它们的开口部在层叠方向D1上相互对置。更具体地，线圈导体 31～34配置为，线圈导体31～34向第一主面11的投影像在线圈轴的周围至少部分地相互重叠。即，线圈导体31～34配置为至少部分地对置。另外，线圈导体31～34的配置并不限定于此，能够进行各种变形。例如，线圈导体31～34可以从对置的位置相互错开地配置，例如，也可以配置为，线圈导体31～34向第一主面11的投影像相互靠近。
在本实施方式中，线圈导体31～34均将多个直线图案进行组合而构成，使得它们的形状成为以四边形为基调的旋涡状。而且，在从第一主面11侧观察时，线圈导体31～34分别在线圈轴周围像以下那样延伸。即，线圈导体31、33从位于内侧的内周端31a、33a到位于外侧的外周端31b、 33b沿左旋方向(逆时针方向)延伸。另一方面，线圈导体32、34分别从位于内侧的内周端32a、34a到位于外侧的外周端32b、34b沿右旋方向 (顺时针方向)延伸。
另外，线圈导体31～34可以由曲线图案构成，也可以将直线图案和曲线图案组合而构成。此外，线圈导体31～34可以从内侧向外侧沿右旋方向(顺时针方向)延伸，也可以从内侧向外侧沿左旋方向(逆时针方向) 延伸。
进而，线圈导体31～34形成为它们的内周端以及外周端成为如下的位置关系。即，线圈导体32的外周端32b形成在与第二外部电极22对置的位置。线圈导体32的内周端32a和线圈导体33的内周端33a形成在相互对置的位置。此外，线圈导体33的外周端33b和线圈导体34的外周端 34b形成在相互对置的位置。
进而，在绝缘基材10B中的第一主面11侧的面，在线圈导体32的内侧的位置且与线圈导体32分离的位置形成有连接用的辅助导体Wa1。此外，在绝缘基材10C中的第一主面11侧的面，在与辅助导体Wa1对置的位置形成有辅助导体Wa2。在本实施方式中，辅助导体Wa2的位置成为线圈导体33的内侧的位置且与线圈导体33分离的位置。而且，线圈导体31的内周端31a和线圈导体34的内周端34a形成在相互对置的位置且使辅助导体Wa1、Wa2介于其间的位置。
像这样形成的线圈导体31～34通过布线导体在第一外部电极21与第二外部电极22之间串联地连接。具体地，线圈导体31～34像以下那样连接，使得在第一外部电极21与第二外部电极22之间流过电流时，在线圈导体31～34各自流过同方向的电流(即，使得产生的磁场相互增强)。
在第一主面11中，线圈导体31的外周端31b与第一外部电极21直接连接。即，线圈导体31的外周端31b不经由其它线圈导体32～34而与第一外部电极21直接连接。
布线导体包含上述的辅助导体Wa1、Wa2和以下说明的层间连接导体Wb1～Wb6。另外，层间连接导体Wb1～Wb6在图1中用单点划线示出。
层间连接导体Wb1～Wb3是分别形成在绝缘基材10A～10C的导电过孔，从线圈导体31的内周端31a到线圈导体34的内周端34a直线地排列。而且，层间连接导体Wb1将线圈导体31的内周端31a和辅助导体Wa1 相互连接，层间连接导体Wb2将辅助导体Wa1、Wa2相互连接，层间连接导体Wb3将辅助导体Wa2和线圈导体34的内周端34a相互连接。由此，线圈导体31的内周端31a和线圈导体34的内周端34a不使其它线圈导体32、33介于其间而相互连接。
层间连接导体Wb4是形成在绝缘基材10C的导电过孔，将线圈导体 34的外周端34b和线圈导体33的外周端33b相互连接。层间连接导体 Wb5是形成在绝缘基材10B的导电过孔，将线圈导体33的内周端33a和线圈导体32的内周端32a相互连接。
层间连接导体Wb6是形成在绝缘基材10A的导电过孔，将线圈导体 32的外周端32b与第二外部电极22连接。由此，线圈导体32的外周端 32b不经由其它线圈导体31、33、34而与第二外部电极22直接连接。
上述的线圈导体31～34、第一外部电极21、第二外部电极22、以及辅助导体Wa1、Wa2分别是例如由铜箔等金属箔形成的导体。此外，上述的层间连接导体Wb1～Wb6例如是填充到设置于绝缘基材10A～10C的孔的导电性膏固化(金属化)后的导体。
根据这样的布线，如图2的(a)所示，形成在第一外部电极21与第二外部电极22之间串联地连接了线圈导体31～34的电路。具体地，在该电路的电路径中，从靠近第一外部电极21的一侧起，线圈导体31～34以线圈导体31、线圈导体34、线圈导体33、以及线圈导体32的顺序串联地连接。另外，在该电路中，线圈导体31～34可以用作高频用线圈，也可以用作低频用线圈。
根据这样的连接关系，线圈导体31、32不经由其它线圈导体而与第一外部电极21以及第二外部电极22分别直接连接。在本实施方式中，线圈导体31、32是隔着绝缘基材10A相邻的两个线圈导体，因此，在它们之间，在层叠方向D1上不隔着其它线圈导体。
而且，在将不经由其它线圈导体而与第一外部电极21直接连接的线圈导体31理解为“第一线圈导体”并将不经由其它线圈导体而与第二外部电极22直接连接的线圈导体32理解为“第二线圈导体”时，上述的多层基板具有如下的结构。即，该结构是，在分别形成有第一线圈导体以及第二线圈导体的两个面之间不隔着形成了其它线圈导体的面的结构。在本实施方式中，分别形成有第一线圈导体以及第二线圈导体的绝缘基材 10A、10B不隔着其它绝缘基材而彼此相邻。
另外，只要能够以图2的(a)所示的连接关系将线圈导体31～34相连，则布线导体并不限于上述的结构(导电过孔等)，能够进行各种变形。
[1-2]多层基板的制造方法
接着，参照图1以及图3对上述的多层基板的制造方法进行说明。在该制造方法中，至少包含导体形成工序和层叠工序。
在导体形成工序中，通过执行第一工序～第三工序，从而对绝缘基材 10A～10D形成线圈导体31～34、第一外部电极21和第二外部电极22、以及布线导体。
在此，第一工序是形成第一外部电极21以及第二外部电极22的工序。第二工序是形成线圈导体31～34的工序。第三工序是形成布线导体的工序。关于这些工序，各工序可以独立地执行，也可以像以下说明的那样部分地集中而执行。
在绝缘基材10A形成线圈导体31、第一外部电极21和第二外部电极 22、以及层间连接导体Wb1、Wb6。具体地，在成为第一主面11的绝缘基材10A的表面，通过图案化处理等形成线圈导体31、第一外部电极21 以及第二外部电极22。更具体地，通过对形成于绝缘基材10A的单面整体的铜箔等金属箔实施光刻等图案化处理，从而形成线圈导体31、第一外部电极21以及第二外部电极22。关于以下说明的线圈导体32～34以及辅助导体Wa1、Wa2的形成，也是同样的。
此外，层间连接导体Wb1、Wb6形成为在线圈导体31的内周端31a 以及第二外部电极22各自的位置贯通绝缘基材10A。具体地，在应形成层间连接导体Wb1、Wb6的位置，在绝缘基材10A形成将其贯通的孔。此时，这些孔分别形成为不贯通形成在绝缘基材10A的表面的线圈导体 31以及第二外部电极22。然后，通过在孔中填充导电性膏，从而形成层间连接导体Wb1、Wb6。关于以下说明的层间连接导体Wb2～Wb5的形成，也是同样的。
在绝缘基材10B形成线圈导体32、辅助导体Wa1、以及层间连接导体Wb2、Wb5。具体地，在成为第一主面11侧的面的绝缘基材10B的表面通过图案化处理等形成线圈导体32和辅助导体Wa1。此时，线圈导体 32的外周端32b形成在层叠时与第二外部电极22对置的位置，辅助导体 Wa1形成在层叠时与线圈导体31的内周端31a对置的位置。此外，层间连接导体Wb2、Wb5形成为在辅助导体Wa1以及线圈导体32的内周端 32a各自的位置贯通绝缘基材10B。
在绝缘基材10C形成线圈导体33、辅助导体Wa2、以及层间连接导体Wb3、Wb4。具体地，在成为第一主面11侧的面的绝缘基材10C的表面通过图案化处理等形成线圈导体33和辅助导体Wa2。此时，线圈导体 33的内周端33a形成在层叠时与线圈导体32的内周端32a对置的位置，辅助导体Wa2形成在层叠时与辅助导体Wa1对置的位置。此外，层间连接导体Wb3、Wb4形成为在辅助导体Wa2以及线圈导体33的外周端33b 各自的位置贯通绝缘基材10C。
在绝缘基材10D形成线圈导体34。具体地，在成为第一主面11侧的面的绝缘基材10D的表面通过图案化处理等形成线圈导体34。此时，线圈导体34的内周端34a形成在层叠时与辅助导体Wa2对置的位置，线圈导体34的外周端34b形成在层叠时与线圈导体33的外周端33b对置的位置。
在层叠工序中，绝缘基材10A～10D以依次排列的状态被层叠，此后，它们统一被加热压制。通过该加热压制，绝缘基材10A～10D被相互压接，并且层间连接导体Wb1～Wb6固化(金属化)。由此，形成层叠体1。在形成层叠体1之后，可以在第一主面11形成对线圈导体31进行保护的保护膜。
上述的制造方法，能够像以下那样理解。即，在制造方法中，导体形成工序是如下的工序，即，对具有热塑性的多个绝缘基材，形成包含第一线圈导体和第二线圈导体的三个以上的多个线圈导体、第一外部电极和第二外部电极、以及布线导体。此外，层叠工序是如下的工序，即，通过将多个绝缘基材层叠，从而形成具有在绝缘基材的层叠方向上彼此位于相反侧的第一主面以及第二主面的层叠体。
而且，导体形成工序包含以下三个工序。第一工序是在构成第一主面的绝缘基材形成第一外部电极以及第二外部电极的工序。第二工序是对构成第一主面、第二主面、以及绝缘基材的层叠界面中的不同的多个面的绝缘基材分别形成多个线圈导体的工序。第三工序是如下的工序，即，对多个绝缘基材形成布线导体，使得在上述层叠体中，在第一外部电极与第二外部电极之间串联地连接多个线圈导体，并且第一线圈导体以及第二线圈导体不经由其它线圈导体而与第一外部电极以及第二外部电极分别直接连接。
层叠工序包含如下工序，即，将多个绝缘基材层叠，并对它们统一进行加热压制，使得在要形成的层叠体中，多个线圈导体在层叠方向上排列，另一方面，在分别配置第一线圈导体以及第二线圈导体的两个面之间，不隔着配置其它线圈导体的面。
通过经历这样的导体形成工序以及层叠工序，从而线圈导体31～34 串联地连接在第一外部电极21与第二外部电极22之间，并且线圈导体 31、32不经由其它线圈导体而与第一外部电极21以及第二外部电极22 分别直接连接。由此，线圈导体31、32分别成为第一线圈导体以及第二线圈导体，在分别形成了第一线圈导体以及第二线圈导体的两个面之间，不隔着形成了其它线圈导体的面。
在层叠工序中的加热压制时，主要是构成第一主面11的绝缘基材 10A、构成第二主面12的绝缘基材10D最容易受到热的影响。即，在加热压制时，在层叠方向D1上从配设在上下的模具对绝缘基材10A～10D 施加压力，并且施加热。此时，热容易传递到位于最靠近上下的模具的位置的绝缘基材10A、10D，相对地，热不易传递到远离模具而位于内侧的绝缘基材10C、10D。因而，由热塑性树脂构成的绝缘基材10A容易产生变形、树脂流动，因此，在隔着该绝缘基材10A而相邻的两个线圈导体 31、32中，相对的位置关系最容易产生变化。因此，在多层基板中，在隔着容易受到热的影响的绝缘基材10A而相邻的两个线圈导体31、32之间，容易产生电短路。
换言之，线圈导体31、32是从线圈导体31～34中选择两个而构成的组合中的满足以下条件的组合。即，该条件是：在层叠方向D1上不使其它线圈导体介于其间地彼此相邻，且一方的线圈导体在线圈导体31～34 之中位于最靠近模具的位置。在满足这样的条件的两个线圈导体中，像上述的那样，由于介于它们之间的绝缘基材的变形、树脂流动的原因，相对的位置关系最容易产生变化。因而，在满足这样的条件的线圈导体31、 32之间容易产生电短路。
在第一实施方式涉及的多层基板中，像这样，容易产生电短路的两个线圈导体31、32作为第一线圈导体以及第二线圈导体，不经由其它线圈导体而与第一外部电极21以及第二外部电极22分别直接连接。即，如图 2的(a)所示，在构筑于多层基板的电路的电路径中，在最靠近第一外部电极21的位置配置有线圈导体31，在最靠近第二外部电极22的位置配置有线圈导体32。
在此，作为比较例，考虑图4的(a)所示的电路。在该电路中，从在电路径中靠近第一外部电极21的一侧起，线圈导体31～34以线圈导体 31、线圈导体32、线圈导体33、以及线圈导体34的顺序串联地连接。
根据比较例，如图4的(b)所示，即使在线圈导体31、32之间产生了电短路(用虚线图示)的情况下，在第一外部电极21与第二外部电极 22之间产生的电感L也只不过是以没有短路时的给定值L0为基准而产生小的变化。具体地，给定值L0使用线圈导体31～34各自的电感L1～L4 表示为L0＝L1+L2+L3+L4。而且，在线圈导体31、32之间产生了电短路的情况下，电感L只会成为用L＝L1’(L1的一部分)+L2’(L2的一部分) +L3+L4表示的值。因此，根据第一外部电极21与第二外部电极22之间的电感L的测定值，难以判断有无短路发生。
另一方面，根据第一实施方式涉及的多层基板，如图2的(b)所示，在线圈导体31、32之间产生了电短路(用虚线图示)的情况下，在第一外部电极21与第二外部电极22之间产生的电感L中，相对于没有短路时产生的给定值L0的变化量变大。即，电感L成为用L＝L1’+L2’表示的值。
因而，能够基于第一外部电极21与第二外部电极22之间的电感L 的测定值来判断有无短路发生。即，根据第一实施方式涉及的多层基板，能够精度良好地检测在线圈导体31、32间产生的电短路。由此，在制造多层基板之后，在特性检查工序中容易判别不合格品。
[2]第二实施方式
图5是概念性地示出了第二实施方式涉及的多层基板的分解立体图。如图5所示，在层叠体1中，绝缘基材10A的层叠方向D1上的厚度可以大于其它绝缘基材10B～10D。
在该结构中，考虑层叠体1中包含的如下的两个区域。即，第一区域是由从层叠方向D1上的第一主面11到从第一主面11侧数第二个形成有线圈导体(在此为线圈导体32)的层叠界面(在此为层叠界面13a)的距离X1规定的区域。此外，第二区域是由从层叠方向D1上的第二主面12 到从第二主面12侧数第二个形成有线圈导体(在此为线圈导体33)的层叠界面(在此为层叠界面13b)的距离X2规定的区域。
而且，优选的是，在对距离X1、X2进行比较时，位于该距离小的一方的区域的两个线圈导体作为第一线圈导体以及第二线圈导体，不经由其它线圈导体而与第一外部电极21以及第二外部电极22分别直接连接。
上述的第一实施方式是距离X1小于距离X2的情况下的例子(参照图1)。另一方面，在像本实施方式那样距离X2小于距离X1的情况下，在层叠工序中的加热压制时，位于第二主面12侧的绝缘基材10C、10D 容易受到热的影响。因此，在隔着容易受到热的影响的绝缘基材10C而相邻的两个线圈导体33、34之间，容易产生电短路。
因而，优选的是，在具有这样的结构的多层基板中，容易产生电短路的两个线圈导体33、34作为第一线圈导体以及第二线圈导体，不经由其它线圈导体而与第一外部电极21以及第二外部电极22分别直接连接。此外，在本实施方式中，绝缘基材10A的层叠方向D1上的厚度变得大于其它绝缘基材10B～10D。因此，即使在加热压制时绝缘基材10A变形，在隔着绝缘基材10A而相邻的两个线圈导体31、32之间也不易产生电短路。即，在第一主面11侧，在线圈导体31、32间不易产生电短路。以下，参照图5进行具体说明。
在本实施方式中，线圈导体31～34形成为，它们的内周端以及外周端成为如下的位置关系。即，线圈导体31的外周端31b与第一外部电极21不直接连接，线圈导体31的外周端31b和线圈导体32的外周端32b 形成在相互对置的位置。此外，线圈导体32的内周端32a和线圈导体33 的内周端33a形成在相互对置的位置。线圈导体33的外周端33b形成在与第一外部电极21对置的位置。线圈导体34的外周端34b形成在与第二外部电极22对置的位置。
进而，与第一实施方式同样地，在绝缘基材10B、10C中的第一主面 11侧的各自的面形成有连接用的辅助导体Wa1、Wa2。而且，线圈导体 31的内周端31a和线圈导体34的内周端34a形成在相互对置的位置且使辅助导体Wa1、Wa2介于其间的位置。
像这样形成的线圈导体31～34通过布线导体在第一外部电极21与第二外部电极22之间串联地连接。具体地，线圈导体31～34像以下那样连接，使得在第一外部电极21与第二外部电极22之间流过电流时，在本实施方式中也在线圈导体31～34各自中流过同方向的电流(即，使得产生的磁场相互增强)。
布线导体包含上述的辅助导体Wa1、Wa2和以下说明的连接用的辅助导体Wd1～Wd3以及层间连接导体Wb1～Wb3、Wf1～Wf7。另外，层间连接导体Wb1～Wb3、Wf1～Wf7在图5中用单点划线示出。
辅助导体Wd1在绝缘基材10B中的第一主面11侧的面上形成在与第一外部电极21对置的位置。此外，辅助导体Wd2、Wd3在绝缘基材 10B、10C中的第一主面11侧的各自的面上形成在与第二外部电极22对置的位置。
层间连接导体Wf1、Wf2是分别形成于绝缘基材10A、10B的导电过孔，从第一外部电极21到线圈导体33的外周端33b直线地排列。而且，层间连接导体Wf1将第一外部电极21和辅助导体Wd1相互连接，层间连接导体Wf2将辅助导体Wd1和线圈导体33的外周端33b相互连接。由此，线圈导体33的外周端33b不经由其它线圈导体31、32、34而与第一外部电极21直接连接。
层间连接导体Wf3是形成于绝缘基材10B的导电过孔，将线圈导体 33的内周端33a和线圈导体32的内周端32a相互连接。层间连接导体 Wf4是形成于绝缘基材10A的导电过孔，将线圈导体32的外周端32b和线圈导体31的外周端31b相互连接。
层间连接导体Wb1～Wb3与第一实施方式同样地，是分别形成于绝缘基材10A～10C的导电过孔，从线圈导体31的内周端31a到线圈导体34 的内周端34a直线地排列。而且，层间连接导体Wb1将线圈导体31的内周端31a和辅助导体Wa1相互连接，层间连接导体Wb2将辅助导体Wa1、 Wa2相互连接，层间连接导体Wb3将辅助导体Wa2和线圈导体34的内周端34a相互连接。由此，线圈导体31的内周端31a和线圈导体34的内周端34a不使其它线圈导体32、33介于其间而相互连接。
层间连接导体Wf5～Wf7是分别形成于绝缘基材10A～10C的导电过孔，从第二外部电极22到线圈导体34的外周端34b直线地排列。而且，层间连接导体Wf5将第二外部电极22和辅助导体Wd2相互连接，层间连接导体Wf6将辅助导体Wd2、Wd3相互连接，层间连接导体Wf7将辅助导体Wd3和线圈导体34的外周端34b相互连接。由此，线圈导体34 的外周端34b不经由其它线圈导体31～33而与第二外部电极22直接连接。
根据这样的布线，如图6的(a)所示，形成在第一外部电极21与第二外部电极22之间串联地连接了线圈导体31～34的电路。具体地，在该电路的电路径中，从靠近第一外部电极21的一侧起，线圈导体31～34以线圈导体33、线圈导体32、线圈导体31、以及线圈导体34的顺序串联地连接。另外，在该电路中，线圈导体31～34可以用作高频用线圈，也可以用作低频用线圈。
根据这样的连接关系，线圈导体33、34不经由其它线圈导体而与第一外部电极21以及第二外部电极22分别直接连接。即，容易产生电短路的两个线圈导体33、34作为第一线圈导体以及第二线圈导体而与第一外部电极21以及第二外部电极22分别直接连接。
因此，如图6的(b)所示，在线圈导体33、34之间产生了电短路(用虚线图示)的情况下，在第一外部电极21与第二外部电极22之间产生的电感L中，相对于没有短路时产生的给定值L0的变化量变大。即，电感 L成为用L＝L3’(L3的一部分)+L4’(L4的一部分)表示的值。
因而，能够基于第一外部电极21与第二外部电极22之间的电感L 的测定值，判断有无短路发生。即，根据第二实施方式涉及的多层基板，能够精度良好地检测在线圈导体33、34间产生的电短路。由此，在制造多层基板之后，在特性检查工序中容易判别不合格品。
[3]第三实施方式
在上述的第一实施方式中，如图1以及图2的(a)所示，从第一主面11侧数第一个线圈导体31作为第一线圈导体，不经由其它线圈导体而与第一外部电极21直接连接。此外，从第一主面11侧数第二个线圈导体 32作为第二线圈导体，不经由其它线圈导体而与第二外部电极22直接连接。
在上述的第二实施方式中，如图5以及图6的(a)所示，从第二主面12侧数第一个线圈导体34作为第二线圈导体，不经由其它线圈导体而与第二外部电极22直接连接。此外，从第二主面12侧数第二个线圈导体 33作为第一线圈导体，不经由其它线圈导体而与第一外部电极21直接连接。
像这样，优选的是，在层叠方向D1上的层叠体1的表层侧的区域中相邻的两个线圈导体作为第一线圈导体以及第二线圈导体，不经由其它线圈导体而与第一外部电极21以及第二外部电极22分别直接连接。在此，层叠方向D1上的层叠体1的表层侧的区域是在层叠工序中的加热压制时容易受到热的影响的区域。而且，在这样的区域中，在相邻的两个线圈导体间容易产生电短路。因而，通过将配置在该区域的两个线圈导体进行连接，使得成为上述的第一线圈导体以及第二线圈导体，从而能够精度良好地检测该区域中的电短路。
换言之，优选的是，分别形成第一线圈导体以及第二线圈导体的两个面中的任一个面是形成线圈导体的多个面中的在层叠方向D1上到第一主面11或第二主面12的距离最小的面，或者是该距离为零且与第一主面 11或第二主面12一致的面。
[4]第四实施方式
在上述的第一实施方式中，如图1以及图2的(a)所示，层叠界面 13c是形成了线圈导体34的面，且成为在形成了线圈导体31～34的面中，距形成有作为第一线圈导体的线圈导体31的第一主面11的层叠方向D1 上的距离最大的面。而且，在将形成于这样的层叠界面13c的线圈导体34设为第三线圈导体时，线圈导体31～34的连接关系可像以下那样理解。
即，从第一线圈导体(线圈导体31)到第三线圈导体(线圈导体34) 的连接路径(31→34)不在中途向形成有第一线圈导体的面(第一主面 11)返回地到达第三线圈导体。此外，从第三线圈导体(线圈导体34) 到第二线圈导体(线圈导体32)的连接路径(34→33→32)不在中途向形成有第三线圈导体的面(层叠界面13c)返回地到达第二线圈导体。
在上述的第二实施方式中，如图5以及图6的(a)所示，第一主面 11是形成了线圈导体31的面，且成为在形成了线圈导体31～34的面中，距形成有作为第二线圈导体的线圈导体34的层叠界面13c的层叠方向D1 上的距离最大的面。而且，在将形成于这样的第一主面11的线圈导体31 设为第三线圈导体时，线圈导体31～34的连接关系可像以下那样理解。
即，从第一线圈导体(线圈导体33)到第三线圈导体(线圈导体31) 的连接路径(33→32→31)不在中途向形成有第一线圈导体的面(层叠界面13b)返回地到达第三线圈导体。此外，从第三线圈导体(线圈导体31) 到第二线圈导体(线圈导体34)的连接路径(31→34)不在中途向形成有第三线圈导体的面(第一主面11)返回地到达第二线圈导体。
像这样，优选的是，在多层基板中，从第一线圈导体到第三线圈导体的连接路径不在中途向形成有第一线圈导体的面返回地到达第三线圈导体。此外，优选的是，从第三线圈导体到第二线圈导体的连接路径不在中途向形成有第三线圈导体的面返回地到达第二线圈导体。
根据这样的结构，从第一线圈导体到第二线圈导体的连接路径变短，作为其结果，在第一外部电极21与第二外部电极22之间产生的电阻变小。此外，多层基板中(第一主面11、第二主面12、以及多层基板内)的布线的引绕被简化，作为其结果，能够将多层基板的布线空间有效地利用于其它布线等。
[5]第五实施方式
上述的第一实施方式涉及的多层基板除了在第四实施方式中说明的结构以外，还具有如下的结构。即，第一外部电极21和作为第一线圈导体的线圈导体31不经由形成有线圈导体31以外的其它线圈导体32～34 的面(层叠界面13a～13c)而直接连接。此外，第二外部电极22和作为第二线圈导体的线圈导体32不经由形成有线圈导体31、32以外的其它线圈导体33、34的面(层叠界面13b、13c)而直接连接。
像这样，优选的是，在多层基板中，第一外部电极21以及第二外部电极22中的一个外部电极和第一线圈导体以及第二线圈导体中的一个线圈导体不经由形成了线圈导体31～34的面中的、形成有该一个线圈导体的面以外的其它面而直接连接。此外，优选的是，第一外部电极21以及第二外部电极22中的另一个外部电极和第一线圈导体以及第二线圈导体中的另一个线圈导体不经由形成了线圈导体31～34的面中的、分别形成有第一线圈导体以及第二线圈导体的两个面以外的其它面而直接连接。
根据这样的结构，从第一外部电极21到第二外部电极22的连接路径变短，作为其结果，在第一外部电极21与第二外部电极22之间产生的电阻变得更小。
图7是概念性地示出了具有上述结构的多层基板的其它例子的分解立体图。在本实施方式中，线圈导体31～34形成为，它们的内周端以及外周端成为如下的位置关系。即，与第一实施方式同样地，线圈导体31 的外周端31b与第一外部电极21直接连接，线圈导体32的外周端32b 形成在与第二外部电极22对置的位置。此外，线圈导体33的外周端33b 和线圈导体34的外周端34b形成在相互对置的位置。
在绝缘基材10B中的第一主面11侧的面，在线圈导体32的内侧的位置且与线圈导体32分离的位置，形成有连接用的辅助导体We1。而且，线圈导体31的内周端31a和线圈导体33的内周端33a形成在相互对置的位置且使辅助导体We1介于其间的位置。
进而，在绝缘基材10C中的第一主面11侧的面，在线圈导体33的内侧的位置且与线圈导体33分离的位置，形成有连接用的辅助导体We2。而且，线圈导体32的内周端32a和线圈导体34的内周端34a形成在相互对置的位置且使辅助导体We2介于其间的位置。
像这样形成的线圈导体31～34通过布线导体在第一外部电极21与第二外部电极22之间串联地连接。具体地，线圈导体31～34像以下那样连接，使得在第一外部电极21与第二外部电极22之间流过电流时，在本实施方式中，在线圈导体31～34各自中也流过同方向的电流(即，使得产生的磁场相互增强)。
在第一主面11中，线圈导体31的外周端31b与第一外部电极21直接连接。即，线圈导体31的外周端31b不经由其它线圈导体32～34而与第一外部电极21直接连接。
布线导体包含上述的辅助导体We1、We2和以下说明的层间连接导体Wg1～Wg6。另外，层间连接导体Wg1～Wg6在图7中用单点划线示出。
层间连接导体Wg1、Wg2是分别形成于绝缘基材10A、10B的导电过孔，从线圈导体31的内周端31a到线圈导体33的内周端33a直线地排列。而且，层间连接导体Wg1将线圈导体31的内周端31a和辅助导体 We1相互连接，层间连接导体Wg2将辅助导体We1和线圈导体33的内周端33a相互连接。由此，线圈导体31的内周端31a和线圈导体33的内周端33a不使其它线圈导体32、34介于其间而相互连接。
层间连接导体Wg3是形成于绝缘基材10C的导电过孔，将线圈导体 33的外周端33b和线圈导体34的外周端34b相互连接。
层间连接导体Wg4、Wg5是分别形成于绝缘基材10B、10C的导电过孔，从线圈导体32的内周端32a到线圈导体34的内周端34a直线地排列。而且，层间连接导体Wg4将线圈导体32的内周端32a和辅助导体 We2相互连接，层间连接导体Wg5将辅助导体We2和线圈导体34的内周端34a相互连接。由此，线圈导体34的内周端34a和线圈导体32的内周端32a不使其它线圈导体31、33介于其间而相互连接。
层间连接导体Wg6是形成于绝缘基材10A的导电过孔，将线圈导体 32的外周端32b与第二外部电极22连接。由此，线圈导体32的外周端 32b不经由其它线圈导体31、33、34而与第二外部电极22直接连接。
根据这样的布线，如图8所示，形成在第一外部电极21与第二外部电极22之间串联地连接了线圈导体31～34的电路。具体地，在该电路的电路径中，从靠近第一外部电极21的一侧起，线圈导体31～34以线圈导体31、线圈导体33、线圈导体34、以及线圈导体32的顺序串联地连接。另外，在该电路中，线圈导体31～34可以用作高频用线圈，也可以用作低频用线圈。
[6]第六实施方式
例如，在图1所示的层叠体1中，绝缘基材10A～10D的任一层的层叠方向D1上的厚度可以小于其它层。作为一个例子，考虑在层叠方向 D1上绝缘基材10B的厚度小于其它绝缘基材的厚度的情况。在该情况下，在上述的层叠工序中的加热压制时，在隔着厚度小的绝缘基材10B而相邻的两个线圈导体32、33之间，容易产生电短路。
在这样的情况下，多层基板优选具有如下的结构。即，优选容易产生电短路的两个线圈导体32、33作为第一线圈导体以及第二线圈导体，不经由其它线圈导体而与第一外部电极21以及第二外部电极22分别直接连接。或者，优选线圈导体32与第二外部电极22直接连接，线圈导体33 与第一外部电极21直接连接。
根据该结构，在层叠方向D1上，形成了第一线圈导体(线圈导体32) 的面(层叠界面13a)与形成了第二线圈导体(线圈导体33)的面(层叠界面13b)之间的距离小于形成了其它线圈导体的面间的距离(第一主面 11与层叠界面13a之间的距离、层叠界面13b、13c间的距离)。
像这样，优选的是，在层叠方向D1上彼此相邻且容易产生电短路的两个线圈导体作为第一线圈导体以及第二线圈导体，不经由其它线圈导体而与第一外部电极21以及第二外部电极22分别直接连接。由此，在上述两个线圈导体之间产生了电短路时，能够精度良好地检测该短路。
[7]其它实施方式
上述的各种结构(主要是第一外部电极21与第二外部电极22之间的线圈导体31～34的连接关系)也能够应用于线圈导体31～34全部形成在层叠体1内(即，层叠界面)的多层基板。
此外，上述各种结构也能够应用于线圈导体31～34向绝缘基材 10A～10D的形成面在中途颠倒(即，形成面成为第二主面12侧)的多层基板。
进而，上述各种结构也能够应用于如图9所示辅助绝缘基材101介于绝缘基材10A～10D的至少任两层之间的多层基板。该辅助绝缘基材101 用于缓解由于线圈导体、辅助导体的厚度的原因而有可能在层叠体1产生的台阶，避开多个线圈导体、辅助导体重叠的区域而进行配置。具体地，辅助绝缘基材101具有形成在多个线圈导体、辅助导体重叠的区域的开口。根据该多层基板，可缓解由于层叠方向D1上的线圈导体31～34等的厚度而有可能产生的台阶，可抑制加热压制时的绝缘基材10A～10D的偏移、变形。由此，不易产生线圈导体31～34的位置变化、层间连接导体的断线等。
如图10所示，在上述的多层基板中，线圈导体31～34也可以从在电路径中靠近第一外部电极21的一侧起以线圈导体33、线圈导体31、线圈导体32、以及线圈导体34的顺序串联地连接。
此外，上述各种结构也能够应用于具备不限定于四个的三个以上的多个线圈导体的多层基板。
应认为，上述的实施方式的说明在所有的方面均为例示，并不是限制性的。本实用新型的范围不是由上述的实施方式示出，而是由权利要求书示出。进而，在本实用新型的范围中，意图包括与权利要求书等同的意思以及范围内的全部变更。
附图标记说明
1：层叠体；
10A、10B、10C、10D：绝缘基材；
11：第一主面；
12：第二主面；
13a、13b、13c：层叠界面；
101：辅助绝缘基材；
21：第一外部电极；
22：第二外部电极；
31、32、33、34：线圈导体；
31a、32a、33a、34a：内周端；
31b、32b、33b、34b：外周端；
Wa1、Wa2：辅助导体；
Wb1、Wb2、Wb3、Wb4、Wb5、Wb6：层间连接导体；
Wd1、Wd2、Wd3：辅助导体；
We1、We2：辅助导体；
Wf1、Wf2、Wf3、Wf4、Wf5、Wf6、Wf7：层间连接导体；
Wg1、Wg2、Wg3、Wg4、Wg5、Wg6：层间连接导体；
D1：层叠方向；
X1、X2：距离；
L、L1、L2、L3、L4：电感；
L0：给定值。

Claims (10)

1.一种多层基板，其特征在于，具备：
层叠体，是层叠了具有热塑性的多个绝缘基材的层叠体，具有在所述绝缘基材的层叠方向上彼此位于相反侧的第一主面以及第二主面；
第一外部电极以及第二外部电极，形成在所述第一主面；以及
多个线圈导体，是分别图案形成在所述第一主面、所述第二主面、以及所述绝缘基材的层叠界面中的不同的多个面并且在所述层叠方向上排列的三个以上的线圈导体，包含第一线圈导体和第二线圈导体，且串联地连接在所述第一外部电极与所述第二外部电极之间，
在分别形成有所述第一线圈导体以及所述第二线圈导体的两个面之间，不隔着形成了其它线圈导体的面，
所述第一线圈导体以及所述第二线圈导体不经由其它线圈导体而与所述第一外部电极以及所述第二外部电极分别直接连接。
2.根据权利要求1所述的多层基板，其特征在于，
所述第一线圈导体以及所述第二线圈导体均至少包含连续的三个直线图案，并且呈在该直线图案彼此的连接点处弯曲的形状。
3.根据权利要求2所述的多层基板，其特征在于，
所述第一线圈导体以及所述第二线圈导体均沿着四边形的至少三个边配置有所述直线图案，使得它们成为以该四边形为基调的旋涡状。
4.根据权利要求1所述的多层基板，其特征在于，
所述第一线圈导体以及所述第二线圈导体均呈旋涡状。
5.根据权利要求1～4中的任一项所述的多层基板，其特征在于，
分别形成有所述第一线圈导体以及所述第二线圈导体的两个面中的任一个面是所述不同的多个面中的在所述层叠方向上到所述第一主面或所述第二主面的距离最小的面，或者是该距离为零且与所述第一主面或所述第二主面一致的面。
6.根据权利要求5所述的多层基板，其特征在于，
在将在所述不同的多个面中的在所述层叠方向上距所述一个面的距离最大的面形成的线圈导体设为第三线圈导体时，
从所述第一线圈导体到所述第三线圈导体的连接路径不在中途向形成有所述第一线圈导体的面返回而到达所述第三线圈导体，
从所述第三线圈导体到所述第二线圈导体的连接路径不在中途向形成有所述第三线圈导体的面返回而到达所述第二线圈导体。
7.根据权利要求5所述的多层基板，其特征在于，
所述层叠体包含：
由从所述层叠方向上的所述第一主面到从所述第一主面数第二个形成有线圈导体的面的距离规定的区域；以及
由从所述层叠方向上的所述第二主面到从所述第二主面数第二个形成有线圈导体的面的距离规定的区域，
位于所述距离小的一方的区域的两个线圈导体作为所述第一线圈导体以及所述第二线圈导体，不经由其它线圈导体而与所述第一外部电极以及所述第二外部电极分别直接连接。
8.根据权利要求7所述的多层基板，其特征在于，
在将在所述不同的多个面中的在所述层叠方向上距所述一个面的距离最大的面形成的线圈导体设为第三线圈导体时，
从所述第一线圈导体到所述第三线圈导体的连接路径不在中途向形成有所述第一线圈导体的面返回而到达所述第三线圈导体，
从所述第三线圈导体到所述第二线圈导体的连接路径不在中途向形成有所述第三线圈导体的面返回而到达所述第二线圈导体。
9.根据权利要求6或8所述的多层基板，其特征在于，
所述一个面是在所述层叠方向上到所述第一主面的距离最小的面，或者是该距离为零且与所述第一主面一致的面，
所述第一外部电极以及所述第二外部电极中的一个外部电极和所述第一线圈导体以及所述第二线圈导体中的一个线圈导体不经由所述不同的多个面中的形成了所述一个线圈导体的面以外的其它面而直接连接，
所述第一外部电极以及所述第二外部电极中的另一个外部电极和所述第一线圈导体以及所述第二线圈导体中的另一个线圈导体不经由所述不同的多个面中的分别形成了所述第一线圈导体以及所述第二线圈导体的两个面以外的其它面而直接连接。
10.根据权利要求4、6～8中的任一项所述的多层基板，其特征在于，
在所述层叠方向上，形成了所述第一线圈导体的面与形成了所述第二线圈导体的面之间的距离小于形成了其它线圈导体的面间的距离。
CN201790000661.1U 2016-03-16 2017-02-24 多层基板 Active CN208819684U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016051842 2016-03-16
JP2016-051842 2016-03-16
PCT/JP2017/007012 WO2017159284A1 (ja) 2016-03-16 2017-02-24 多層基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN208819684U true CN208819684U (zh) 2019-05-03

Family

ID=59851529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790000661.1U Active CN208819684U (zh) 2016-03-16 2017-02-24 多层基板

Country Status (4)

Country Link
US (1) US11735346B2 (zh)
JP (1) JP6414649B2 (zh)
CN (1) CN208819684U (zh)
WO (1) WO2017159284A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019991A (zh) * 2019-05-31 2020-12-01 鹏鼎控股(深圳)股份有限公司 音圈、音圈的制作方法及扬声器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7044508B2 (ja) * 2017-09-29 2022-03-30 太陽誘電株式会社 磁気結合型コイル部品
CN109686545B (zh) * 2019-02-26 2022-02-01 维沃移动通信有限公司 充电线圈的制备方法、终端设备的充电模组及终端设备
WO2021149805A1 (ja) * 2020-01-24 2021-07-29 株式会社村田製作所 多層基板、電子機器、および多層基板の検査方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3671520B2 (ja) 1996-06-11 2005-07-13 松下電器産業株式会社 バラン素子
TW578170B (en) * 2001-01-31 2004-03-01 Endpoints Technology Corp Inductor apparatus
US7432793B2 (en) * 2005-12-19 2008-10-07 Bose Corporation Amplifier output filter having planar inductor
JP4674590B2 (ja) * 2007-02-15 2011-04-20 ソニー株式会社 バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器
CN102099876A (zh) * 2008-07-15 2011-06-15 株式会社村田制作所 电子元器件
US8193781B2 (en) * 2009-09-04 2012-06-05 Apple Inc. Harnessing power through electromagnetic induction utilizing printed coils
TWI501269B (zh) * 2010-04-21 2015-09-21 Taiyo Yuden Kk Laminated inductors
JP6115057B2 (ja) * 2012-09-18 2017-04-19 Tdk株式会社 コイル部品
JP6004108B2 (ja) * 2013-07-11 2016-10-05 株式会社村田製作所 電子部品
CN206532662U (zh) 2014-04-03 2017-09-29 株式会社村田制作所 层叠型线圈部件和模块部件
JP6424453B2 (ja) * 2014-04-10 2018-11-21 株式会社村田製作所 多層基板の製造方法および多層基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019991A (zh) * 2019-05-31 2020-12-01 鹏鼎控股(深圳)股份有限公司 音圈、音圈的制作方法及扬声器
CN112019991B (zh) * 2019-05-31 2022-04-01 鹏鼎控股(深圳)股份有限公司 音圈、音圈的制作方法及扬声器

Also Published As

Publication number Publication date
WO2017159284A1 (ja) 2017-09-21
JPWO2017159284A1 (ja) 2018-09-20
JP6414649B2 (ja) 2018-10-31
US20180374623A1 (en) 2018-12-27
US11735346B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
CN208819684U (zh) 多层基板
TWI466146B (zh) 共模濾波器及其製造方法
CN104051125B (zh) 电子部件及其制造方法
CN1926649B (zh) 固体电解电容器
TWI500053B (zh) 一種製作電磁元件的方法
TWI345243B (en) Inter-helix inductor devices
TW308698B (zh)
CN101752058B (zh) 多层电感器
CN110335857A (zh) 堆叠管芯之间的螺旋形螺旋电感器
US20120056705A1 (en) Layered inductor and manufacturing method thereof
JP2017199800A (ja) コイル部品及び電源回路ユニット
CN106816260B (zh) 电子部件
JP2007214448A (ja) コモンモードチョークコイル
CN105051837B (zh) 层叠电感器
US10716212B2 (en) LC device and method of manufacturing LC device
JP2017076735A (ja) コイル部品及びその製造方法、並びに、コイル部品が実装された回路基板
CN104637650A (zh) 多层型电感器
WO2017197550A1 (zh) 电磁感应器件及其制作方法
CN201307489Y (zh) 叠层片式线圈集成件
JP3093443U (ja) コモンモードフィルタ
US20040207487A1 (en) High-frequency electronic component and its designing method
JP2012182286A (ja) コイル部品
CN105895332B (zh) 线圈，电感装置及制备应用于电感装置的线圈的方法
JP2012182285A (ja) コイル部品
CN106373733A (zh) 一种可调节平面变压器及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant