CN208444287U - 一种处理芯片的仿真器 - Google Patents

一种处理芯片的仿真器 Download PDF

Info

Publication number
CN208444287U
CN208444287U CN201821138788.2U CN201821138788U CN208444287U CN 208444287 U CN208444287 U CN 208444287U CN 201821138788 U CN201821138788 U CN 201821138788U CN 208444287 U CN208444287 U CN 208444287U
Authority
CN
China
Prior art keywords
pin
emulator
jtag interface
interface
jtag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201821138788.2U
Other languages
English (en)
Inventor
沈双阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinhe (xiamen) Electronics Co Ltd
Original Assignee
Xinhe (xiamen) Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinhe (xiamen) Electronics Co Ltd filed Critical Xinhe (xiamen) Electronics Co Ltd
Priority to CN201821138788.2U priority Critical patent/CN208444287U/zh
Application granted granted Critical
Publication of CN208444287U publication Critical patent/CN208444287U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本实用新型公开了一种处理芯片的仿真器,其技术方案要点是包括具有第一JTAG接口和SWD接口的J‑link仿真器,SWD接口用于和外部的PC机连接,还包括转接板,所述转接板包括用于和外部***板连接的第二JTAG接口和用于和第一JTAG连接的第三JTAG接口,第二JTAG接口为10P引脚,第三JTAG接口和第一JTAG接口均为20P引脚且通过20P排线连接,所述第二JTAG接口的第一引脚和第二引脚通过2P引脚的排针连接第一电源,从而实现对其接口供电、以及调试过程中的安全和便利。

Description

一种处理芯片的仿真器
技术领域
本实用新型涉及仿真器领域,特别地,涉及一种处理芯片的仿真器。
背景技术
J-link仿真器是SEGGER公司推出的支持ARM内核芯片的通用JTAG仿真器。在IAREWARM集成开发环境下用J.Link仿真器进行程序下栽,经常出现下载失败现象。对此进行研究发现其中的问题之一是由于J-link仿真器接线出现问题。
在仿真器工作下载程序时,不能在给***板供电的情况下又用J-Link仿真器对***板供电,否则可能使***板被烧。而现有的J-link仿真器却是在工作情况下默认给***板供电,如果需要使得J-link默认情况下不能进行供电,需要对J—link仿真器进行改装。
实用新型内容
有鉴于此,本实用新型目的是提供一种处理芯片的仿真器,主要是对现有的J—link仿真器进行改装,从而实现对其接口供电、以及调试过程中的安全和便利。
为了解决上述技术问题,本实用新型的技术方案是:一种处理芯片的仿真器,包括具有第一JTAG接口和SWD接口的J-link仿真器,SWD接口用于和外部的PC机连接,还包括转接板,所述转接板包括用于和外部***板连接的第二JTAG接口和用于和第一JTAG连接的第三JTAG接口,第二JTAG接口为10P引脚,第三JTAG接口和第一JTAG接口均为20P引脚且通过20P排线连接,所述第二JTAG接口的第一引脚和第二引脚通过2P引脚的排针连接第一电源,所述排针上设置有跳线帽。
优选的,所述排针上的两个引脚分别连接有电压表。
优选的,所述第二JTAG接口的第一引脚通过电容接地且连接第一电源,第三、五、七、九引脚接地,第二引脚为TMS,第四引脚为TCK引脚,第六引脚为TDO引脚,第八引脚为TDI引脚,第十引脚为RESET引脚。
优选的,所述电容的容值为100uf。
本实用新型技术效果主要体现在以下方面:可以通过控制转接板上排针的跳线帽来实现仿真器上的电源端是否和控制板上的电源端连通,从而便于测试和控制。在下载程序时,可以直接给***板进行供电,也可以通过改装后的J-link仿真器来给***板供电。若采用J-link仿真器供电,需要将J-link仿真器外壳打开,把里面的跳线帽接到第一电源上,也就是3.3V电压上,改装后VTref为3.3V,可用于给***板供电,此电压不会造成电路过载。通过设置了转接板,从而增加了仿真器的端口扩展,能够适用在20P或10P的接口通讯。
附图说明
图1为现有的J-link仿真器的输入接口和输出接口的示意图;
图2为实施例中改造后的结构***使用示意图;
图3为实施例中转接板线路结构图。
附图标记:1、第一JTAG接口;2、SWD接口;3、J-link仿真器;4、转接板;41、第二JTAG接口;42、第三JTAG接口;5、第一电源;6、排针;7、电压表;8、电容。
具体实施方式
以下结合附图,对本实用新型的具体实施方式作进一步详述,以使本实用新型技术方案更易于理解和掌握。
实施例:
一种处理芯片的仿真器,参考图1所示,包括具有第一JTAG接口1和SWD接口2的J-link仿真器3,SWD接口2用于和外部的PC机连接。对于J-link仿真器3是采用现有的并对其进行改进,而改进点在于接口上,所以未对其内部电路作具体说明。而现有的J-link仿真器3可以是JLINK V8仿真器 J-LINK ARM仿真器,淘宝等市场上可以选购,并且其采用的是现有的JTAG接口和SWD接口2,其接口的引脚设置都有说明,在此不再赘述。
本文中所提及的20P示意为20Pin的简称,意思为20个引脚,是本领域技术人员技术上通用的表述。图1示意的是市场上的仿真器接口结构。在上述基础上,进行改造完成本发明的目的。
参考图2所示,本方案的仿真器还包括转接板4,转接板4包括用于和外部***板连接的第二JTAG接口41和用于和第一JTAG连接的第三JTAG接口42。
参考图3所示,第二JTAG接口41为10P引脚,第三JTAG接口42和第一JTAG接口1均为20P引脚且通过20P排线连接,第二JTAG接口41的第一引脚和第二引脚通过2P引脚的排针6连接第一电源5,排针6上设置有跳线帽。排针6上的两个引脚分别连接有电压表7。电压表7可以便于测试两端的电压。
第二JTAG接口41的第一引脚通过电容8接地且连接第一电源5,第三、五、七、九引脚接地,第二引脚为TMS,第四引脚为TCK引脚,第六引脚为TDO引脚,第八引脚为TDI引脚,第十引脚为RESET引脚。电容8的容值为100uf。电容8能够有效去除一些杂波信号,能够使得仿真器工作更加可靠。
JTAG接口电路,其中TMS,TCK,TDO,TDl分别为JTAG接口对外的引脚2、4、6、8,这些引脚分别连接***板。在接线时,J-link仿真器3上的引脚必须和***板上JTAG接口对应,否则导致程序下载失败。***板的工作电压为3.3V。引脚3、5、7、9接地,有一些情况中引脚1和接地的引脚可能短接,导致***板无法供电,***版上电源指示灯不亮,从而导致程序下载失败。改装好J-link仿真器3后,可以通过控制转接板4排针6处的跳线帽,来决定是否采用J-link仿真器3给***板供电。
首先,将本仿真器和PC机连接,若仿真器指示灯亮,则仿真器无故障;用万用表测量转接板4上第一引脚电位,该引脚电位(已经进行了J-link供电设置)正常情况应该是3.3V左右,否则转接板4有故障。最后,检查转接板4和***板上JTAG接口之间的接线,保证转接板4上1、5、7、9、13、15引脚分别和***板上JTAG接口1、8、2、4、6、10引脚一一对应。若以上检查都正常,则本仿真器连线并没有故障,可能是驱动安装或者配置出现问题。
当然,以上只是本实用新型的典型实例,除此之外,本实用新型还可以有其它多种具体实施方式,凡采用等同替换或等效变换形成的技术方案,均落在本实用新型要求保护的范围之内。

Claims (4)

1.一种处理芯片的仿真器,包括具有第一JTAG接口和SWD接口的J-link仿真器,SWD接口用于和外部的PC机连接,其特征是,还包括转接板,所述转接板包括用于和外部***板连接的第二JTAG接口和用于和第一JTAG连接的第三JTAG接口,第二JTAG接口为10P引脚,第三JTAG接口和第一JTAG接口均为20P引脚且通过20P排线连接,所述第二JTAG接口的第一引脚和第二引脚通过2P引脚的排针连接第一电源,所述排针上设置有跳线帽。
2.如权利要求1所述的处理芯片的仿真器,其特征是,所述排针上的两个引脚分别连接有电压表。
3.如权利要求1所述的处理芯片的仿真器,其特征是,所述第二JTAG接口的第一引脚通过电容接地且连接第一电源,第三、五、七、九引脚接地,第二引脚为TMS,第四引脚为TCK引脚,第六引脚为TDO引脚,第八引脚为TDI引脚,第十引脚为RESET引脚。
4.如权利要求3所述的处理芯片的仿真器,其特征是,所述电容的容值为100uf。
CN201821138788.2U 2018-07-18 2018-07-18 一种处理芯片的仿真器 Expired - Fee Related CN208444287U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821138788.2U CN208444287U (zh) 2018-07-18 2018-07-18 一种处理芯片的仿真器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821138788.2U CN208444287U (zh) 2018-07-18 2018-07-18 一种处理芯片的仿真器

Publications (1)

Publication Number Publication Date
CN208444287U true CN208444287U (zh) 2019-01-29

Family

ID=65085616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821138788.2U Expired - Fee Related CN208444287U (zh) 2018-07-18 2018-07-18 一种处理芯片的仿真器

Country Status (1)

Country Link
CN (1) CN208444287U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112084001A (zh) * 2020-07-22 2020-12-15 北京杰创永恒科技有限公司 基于stm32芯片的仿真器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112084001A (zh) * 2020-07-22 2020-12-15 北京杰创永恒科技有限公司 基于stm32芯片的仿真器
CN112084001B (zh) * 2020-07-22 2023-05-26 北京杰创永恒科技有限公司 基于stm32芯片的仿真器

Similar Documents

Publication Publication Date Title
CN102901905B (zh) 一种并行总线测试方法
CN100561403C (zh) 直流电压侦测电路
CN102750243B (zh) 复用sd接口的易调试嵌入式***
CN104216746B (zh) 一种星上设备dsp程序地面在线烧写的实时监控和校验方法
CN206440800U (zh) 一种sim卡卡槽检测装置
CN105372536B (zh) 航空电子通用测试平台
CN105353755A (zh) 基于pxi总线的多功能故障注入装置
CN208444287U (zh) 一种处理芯片的仿真器
CN101377538B (zh) 一种微处理器老化试验***及试验方法
CN202217264U (zh) 一种整机调试***
CN104572442A (zh) 可编程逻辑芯片片内程序校验***
CN207337386U (zh) 一种服务器主板测试装置
CN206369789U (zh) 一种多功能数字芯片测试仪
CN204945293U (zh) 一种接入设备的串口检测电路及测试夹具
CN108332623B (zh) 一种多功能复合引信智能检测仪
CN112067919B (zh) 一种电缆类型自动识别装置及自动化测试方法
CN209167486U (zh) 一种行车记录仪校验设备
CN203191963U (zh) 含外部看门狗机制时的jtag口安全辅助电路
CN207232210U (zh) 一种多路高低电平信号发生与量测装置
CN109270437A (zh) 一种行车记录仪校验设备
CN205210259U (zh) 一种eMMC测试电路
CN206311730U (zh) 数字芯片测试仪
CN108072824A (zh) 产品自我检测的方法
CN106291167A (zh) 一种一取一加诊断的功能安全数字量输入模块
CN102645609B (zh) Jtag链路测试装置及其测试方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190129

Termination date: 20210718