CN208368500U - 一种超薄带单向tvs抗浪涌的mini整流桥 - Google Patents
一种超薄带单向tvs抗浪涌的mini整流桥 Download PDFInfo
- Publication number
- CN208368500U CN208368500U CN201820438765.7U CN201820438765U CN208368500U CN 208368500 U CN208368500 U CN 208368500U CN 201820438765 U CN201820438765 U CN 201820438765U CN 208368500 U CN208368500 U CN 208368500U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- unidirectional tvs
- chip
- rectifier bridge
- antisurge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Rectifiers (AREA)
Abstract
本实用新型公开了一种超薄带单向TVS抗浪涌的MINI整流桥,包括塑封体、四个技术指标相同的二极管芯片、一个单向TVS芯片、第一~第四引线框架;单向TVS管芯片顶面为P型,固定设于第二引线框架上,并通过导线连接第四引线框架;两个二极管芯片顶面均为P型,固定设于第二引线框架上,分别通过导线连接第一、第三引线框架;另外两个二极管芯片顶面均为N型,固定设于第四引线框架上,分别通过导线连接第一、第三引线框架;第一、第三引线框架作为输入引脚,第二、第四引线框架分别作为输出正、负极引脚。本实用新型将单向TVS芯片设置于传统整流桥之后,布局紧凑、成本降低、厚度更薄。本实用新型适用于电子器件技术领域。
Description
技术领域
本实用新型属于电子器件技术领域,用于保护整流桥输出端的电路元件,具体地说是一种超薄带单向TVS抗浪涌的MINI整流桥。
背景技术
交流电网干扰、雷击和电力设备启停等因素产生的瞬态浪涌,是造成电子设备和线路损坏的重要原因。整流桥用于将输入的交流电转化为直流电然后输出,当输入的交流电存在浪涌且浪涌超过负载电路最大耐压而电路中又缺乏保护元件时,瞬间产生的能量会烧毁负载电路的器件,如图1(a)所示为电网正常交流输入波形,图1(b)所示为存在浪涌时的电网交流输入波形。
瞬态电压抑制二极管TVS是一种二极管形式的高效能保护器件,它能在电路产生浪涌时迅速吸收浪涌电流并且将电压钳制在被保护电压的耐压范围中,具有极快的响应速度和极强的浪涌吸收能力。
专利号为201621041504.9 的中国实用新型专利公开了一种带双向TVS输入滤波的全波整流桥,如图2所示为其电路拓扑图,该专利通过在整流桥的输入端设置双向TVS二极管来吸收输入端的浪涌电流并将输入电压钳制在被保护电压的耐压范围内,然而该器件结构复杂、布局不够紧凑、厚度高、体积大、成本高,不利于电路小型化发展。
发明内容
本实用新型的目的是提供一种超薄带单向TVS抗浪涌的MINI整流桥,在传统整流桥的输出端设置单向TVS二极管,既可以保护负载电路元器件,又不增加传统整流桥的厚度,还能较现有技术中带双向TVS输入滤波的全波整流桥缩小体积、降低成本。
本实用新型为实现上述目的,所采用的技术方案如下:
一种带双向TVS输入滤波的全波整流桥,包括塑封体、第一~第四二极管芯片、一个单向TVS芯片、第一~第四引线框架;
所述第一~第四二极管芯片技术指标相同;
所述单向TVS芯片顶面为P型,固定设于第二引线框架上,并通过导线连接第四引线框架;
所述第一二极管芯片和第二二极管芯片顶面均为P型,固定设于第二引线框架上,分别通过导线连接第一引线框架、第三引线框架;
所述第三二极管芯片和第四二极管芯片顶面均为N型,固定设于第四引线框架上,分别通过导线连接第一引线框架、第三引线框架;
所述第一引线框架与第三引线框架作为输入端的交流引脚,第二引线框架与第四引线框架分别作为输出端的正、负极引脚。
作为限定:所述第一~第四引线框架处于同一平面内。
作为第二种限定:所述单向TVS芯片和第一~第四二极管芯片分别通过其底面设置的粘接料固定设于各自所在的引线框架上,所述粘接料为导电胶或软焊料。
作为第三种限定:所述第一引线框架与第三引线框架的载体全部封装于塑封体内,第二引线框架与第四引线框架载体的上半部封装于塑封体内、而载体下部分外露于塑封体。
作为第四种限定:第一~第四引线框架载体全部封装于塑封体的空腔内。
作为第五种限定:所述塑封体为环氧树脂构成的具有空腔的壳体。
本实用新型由于采用了上述的技术方案,其与现有技术相比,所取得的技术进步在于:
(1)本实用新型将单向TVS二极管封装在整流桥之中并设置于输出端,在不增加整流桥体积的情况下,极大节省了电源部分的PCB空间,同时确保整流桥后面的电路元件免受浪涌冲击;
(2)本实用新型的所有二极管芯片均位于同一平面上,所有的引线框架均位于同一平面上,与现有技术中带双向TVS输入滤波的全波整流桥相比,令整体整流桥结构的封装厚度更小,体积也更小,布局更加紧凑;
(3)本实用新型单向TVS管比原有的双向TVS成本降低了30-50%,从而使整个器件成本降低;
(4)本实用新型的同一引线框架上的两颗芯片极性朝向一致,方便生产;
(5)本实用新型的作为正、负极的第二引线框架和第四引线框架的载体下半部分外露于塑封体,在安装时直接与PCB板接触,增强导热,且简化了安装流程;
(6)本实用新型的塑封体采用环氧树脂制成,散热性强,对整个整流桥结构的散热具有促进作用;
(7)本实用新型中单向TVS与另外两颗GPP二极管芯片共同位于第二引线框架上,在放置芯片粘结料时和焊接芯片时,减少了机器需要移动的距离,相比双向TVS单独位于交流端的带双向TVS整流桥的生产,提升了封装效率。
本实用新型适用于电子器件技术领域。
附图说明
附图用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与本实用新型的实施例一起用于解释本实用新型,并不构成对本实用新型的限制。
在附图中:
图1(a)为理想电网正常交流输入波形;
图1(b)存在浪涌时的电网交流输入波形;
图2为现有技术中带双向TVS输入滤波的全波整流桥的电路原理;
图3为本实用新型实施例1和2的电路原理图;
图4为本实用新型实施例1的立体结构示意图;
图5为本实用新型实施例2的立体结构示意图。
图中:11、第一引线框架,12、第二引线框架,13、第三引线框架,14、第四引线框架,2、焊盘,3、导线,4、粘结料,51、第一二极管芯片,52、第二二极管芯片,53、第三二极管芯片,54、第四二极管芯片,55、单向TVS芯片,6、塑封体。
具体实施方式
以下结合附图对本实用新型的优选实施例进行说明。应当理解,此处所描述的优选实施例仅用于说明和解释本实用新型,并不用于限定本实用新型。
实施例1 一种超薄带单向TVS抗浪涌的MINI整流桥
如图3所示,为本实施例的电路原理图。
如图4所示,本实施例包括塑封体6、第一~第四二极管芯片51~54、一个单向TVS芯片55、第一~第四引线框架11~14;
第一二极管芯片51和第二二极管芯片52顶面均为P型,固定设于第二引线框架12上,分别通过导线连接第一引线框架11、第三引线框架13;第三二极管芯片53和第四二极管芯片54顶面均为N型,固定设于第四引线框架上14,分别通过导线连接第一引线框架11、第三引线框架13;单向TVS芯片55顶面为P型,固定设于第二引线框架上12,并通过导线连接第四引线框架14;单向TVS芯片55和第一~第四二极管芯片51~54分别通过其底面设置的粘接料4固定设于各自所在的引线框架上,第一引线框架11与第三引线框架13的载体全部封装于塑封体6内,第二引线框架12与第四引线框架14载体的上半部封装于塑封体6内、而载体下部分外露于塑封体6;第一引线框架11与第三引线框架13作为输入端的交流引脚,第二引线框架12与第四引线框架14分别作为输出端的正、负极引脚,第一~第四引线框架11~14处于同一平面内;
本实施例中第一~第四二极管芯片51~54技术指标相同;粘接料4为导电胶或软焊料,塑封体6为环氧树脂构成的具有空腔的壳体,导线3通过焊盘2与各个引线框架相连。
本实施例中将单向TVS芯片55设置于传统整流桥之后并且和四个二极管芯片一起集成封装在塑封体6内,零点上下浮动的交流输入经过传统整流桥全波整流之后变为单向的直流电为后续电路供能,使用单向TVS芯片55吸收直流电中的瞬间大电流,起到与现有技术中带双向TVS输入滤波的全波整流桥相同的作用,并在其基础上减小整个器件的厚度和体积,减少成本。
实施例2 一种超薄带单向TVS抗浪涌的MINI整流桥
如图5所示为本实施例的立体结构示意图,本实施例在结构上与实施例1的区别是,第一~第四引线框架11~14,载体全部封装于塑封体6的空腔内。
其它结构与实施例1相同,工作原理与实施例相同。
Claims (6)
1.一种超薄带单向TVS抗浪涌的MINI整流桥,其特征在于:包括塑封体、第一~第四二极管芯片、一个单向TVS芯片、第一~第四引线框架;
所述第一~第四二极管芯片技术指标相同;
所述单向TVS芯片顶面为P型,固定设于第二引线框架上,并通过导线连接第四引线框架;
所述第一二极管芯片和第二二极管芯片顶面均为P型,固定设于第二引线框架上,分别通过导线连接第一引线框架、第三引线框架;
所述第三二极管芯片和第四二极管芯片顶面均为N型,固定设于第四引线框架上,分别通过导线连接第一引线框架、第三引线框架;
所述第一引线框架与第三引线框架作为输入端的交流引脚,第二引线框架与第四引线框架分别作为输出端的正、负极引脚。
2.根据权利要求1所述的一种超薄带单向TVS抗浪涌的MINI整流桥,其特征在于:所述第一~第四引线框架处于同一平面内。
3.根据权利要求1或2所述的一种超薄带单向TVS抗浪涌的MINI整流桥,其特征在于:所述单向TVS芯片和第一~第四二极管芯片分别通过其底面设置的粘接料固定设于各自所在的引线框架上,所述粘接料为导电胶或软焊料。
4.根据权利要求1或2所述的一种超薄带单向TVS抗浪涌的MINI整流桥,其特征在于:所述第一引线框架与第三引线框架的载体全部封装于塑封体内,第二引线框架与第四引线框架载体的上半部封装于塑封体内、而载体下部分外露于塑封体。
5.根据权利要求1或2所述的一种超薄带单向TVS抗浪涌的MINI整流桥,其特征在于:第一~第四引线框架载体全部封装于塑封体的空腔内。
6.根据权利要求1或2所述的一种超薄带单向TVS抗浪涌的MINI整流桥,其特征在于:所述塑封体为环氧树脂构成的具有空腔的壳体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820438765.7U CN208368500U (zh) | 2018-03-29 | 2018-03-29 | 一种超薄带单向tvs抗浪涌的mini整流桥 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820438765.7U CN208368500U (zh) | 2018-03-29 | 2018-03-29 | 一种超薄带单向tvs抗浪涌的mini整流桥 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208368500U true CN208368500U (zh) | 2019-01-11 |
Family
ID=64922289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820438765.7U Active CN208368500U (zh) | 2018-03-29 | 2018-03-29 | 一种超薄带单向tvs抗浪涌的mini整流桥 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208368500U (zh) |
-
2018
- 2018-03-29 CN CN201820438765.7U patent/CN208368500U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205984975U (zh) | 一种滤除瞬态高压脉冲的超薄整流桥 | |
CN106206528B (zh) | 基于双向tvs高压脉冲抑制的整流桥及其制作工艺 | |
CN102683446A (zh) | 太阳能光伏电池组件保护用二极管模块 | |
CN208368500U (zh) | 一种超薄带单向tvs抗浪涌的mini整流桥 | |
CN108389853A (zh) | 一种集成式抗浪涌的全波整流桥结构 | |
CN208861968U (zh) | 一种二路一体式户外形光伏防反二极管模块 | |
CN108598073B (zh) | 一种带输入保护的直插式整流桥器件 | |
CN101820227A (zh) | 超快恢复开关模块 | |
CN108807306B (zh) | 一种带输入保护的电源功率模块结构 | |
CN212113708U (zh) | 一种高功率半导体器件的贴片框架及其封装 | |
CN208316589U (zh) | 一种带输出保护的直插式整流桥器件 | |
CN208507670U (zh) | 一种带输入保护的直插式整流桥器件 | |
CN206180863U (zh) | 带双向tvs输入滤波的全波整流桥 | |
CN209389033U (zh) | 一种中功率三相可控整流模块 | |
CN208078863U (zh) | 一种前置高压端子的复合母排和功率单元 | |
CN208173579U (zh) | 一种带输入保护的新型电源功率模块结构 | |
CN208173578U (zh) | 一种带输出保护的新型电源功率模块结构 | |
CN114628375A (zh) | 一种压接式半导体子模组及模块 | |
CN203260633U (zh) | 不用焊线的led封装结构 | |
CN202034385U (zh) | 太阳能光伏电池组件保护用二极管模块 | |
CN111710666A (zh) | 一种后置tvs保护二极管的整流桥电路模块 | |
CN106449585A (zh) | 一种大电流场效应管的封装结构 | |
CN207602569U (zh) | 一种低电容双向带负阻tvs器件 | |
CN205900535U (zh) | 一种大电流场效应管的封装结构 | |
CN105655262A (zh) | 半导体整流元件的封装结构及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |