CN207800600U - 导电框架及功率半导体串联结构 - Google Patents
导电框架及功率半导体串联结构 Download PDFInfo
- Publication number
- CN207800600U CN207800600U CN201721845020.4U CN201721845020U CN207800600U CN 207800600 U CN207800600 U CN 207800600U CN 201721845020 U CN201721845020 U CN 201721845020U CN 207800600 U CN207800600 U CN 207800600U
- Authority
- CN
- China
- Prior art keywords
- conductive frame
- solidus
- chip
- area
- chip region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型提供一种导电框架及功率半导体串联结构，所述导电框架包括相互绝缘间隔排列的第一导电框架、第二导电框架和第三导电框架，所述第二导电框架包括第二芯片区、由所述第二芯片区延伸出的第二引脚以及第一固线区，所述第一固线区位于所述第二芯片区背离所述第二引脚的一侧，所述第二芯片区与所述第一固线区之间具有凹陷结构，所述凹陷结构能够容纳所述第二芯片区及/或所述第一固线区焊接作业时多余的焊料。本实用新型利用焊接芯片区域的一端作为固线区域，节省空间，有效增加了该导电框架可焊接芯片的面积，同时，设计出位于焊接芯片区域和固线区域之间的凹陷结构，使得焊接作业和固线作业互不影响，保证了焊接能力和固线能力的可靠性。
Description
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种导电框架以及具有所述导电框架的功率半导体串联结构。
背景技术
半导体器件在电子领域有着广泛的应用，而在具体的应用过程中，需要将半导体封装起来。串联封装可以提高半导体的电器特性如反向耐压，并组成各类功率模块以配合电路设计的要求。现有半导体串联封装结构中固线区域都位于导电框架下端与延伸引脚连接处，且所占面积较大，挤压了导电框架上焊接芯片区域的面积，另外，由于固线区域与焊接芯片区域相邻，在焊接芯片时多余的焊锡很容易流入固线区域而影响固线作业，反之亦然，不能满足电力电子领域高功率密度的迫切需要。
实用新型内容
基于此，本实用新型提供一种导电框架及功率半导体串联结构。
一种导电框架，用于串联半导体芯片，所述导电框架包括第一导电框架、第二导电框架和第三导电框架，所述第一导电框架、所述第二导电框架和所述第三导电框架相互绝缘间隔排列，所述第一导电框架包括第一芯片区和由所述第一芯片区延伸出的第一引脚；所述第二导电框架包括第二芯片区、由所述第二芯片区延伸出的第二引脚以及第一固线区，所述第一固线区位于所述第二芯片区背离所述第二引脚的一侧，所述第二芯片区与所述第一固线区之间具有凹陷结构，所述凹陷结构能够容纳所述第二芯片区及/或所述第一固线区焊接作业时多余的焊料；所述第三导电框架包括第二固线区和由第二固线区延伸出的第三引脚。
在其中一个实施例中，所述凹陷结构为V形凹槽、U形凹槽、矩形凹槽中的任意一种。
在其中一个实施例中，还包括用于机械连接的通孔，所述通孔位于所述导电框架的一端。
在其中一个实施例中，所述第一导电框架和第二导电框架的端部相对的一侧分别开设半圆形的缺口，所述缺口围成所述通孔。
在其中一个实施例中，所述第二固线区的宽度大于所述第三引脚的宽度。
一种功率半导体串联结构，包括第一半导体芯片、第二半导体芯片、以及如上述实施例任一所述的导电框架，所述第一半导体芯片电连接地贴附于所述第一芯片区并与所述第一固线区电连接，所述第二半导体芯片电连接地贴附于所述第二芯片区并与所述第二固线区电连接。
在其中一个实施例中，所述第一半导体芯片的第一极贴附于所述第一芯片区，第二极与所述第二导电框架上的第一固线区电连接；所述第二半导体芯片与所述第一半导体芯片的第一极极性相同的一极贴附于所述第二芯片区，另一极与所述第三导电框架上的第二固线区电连接。
在其中一个实施例中，所述半导体芯片通过焊接的方式贴附于所述导电框架。
在其中一个实施例中，所述第一半导体芯片通过金属导线与所述第一固线区电连接；及/或，所述第二半导体芯片通过金属导线与所述第二固线区电连接。
在其中一个实施例中，所述金属导线为铜线或铝线。
上述导电框架，将其中一个导电框架上的固线区域设计在该导电框架上焊接芯片区域背离延伸引脚的一端，节省空间，并且有效增加了该导电框架可焊接芯片的面积，同时，设计出位于焊接芯片区域和固线区域之间的凹陷结构，使得焊接芯片区域与固线区域能够独立作业互不影响，保证了焊接能力和固线能力的可靠性。
上述功率半导体串联结构，缩小了半导体串联封装结构的空间，且固线的走向合理整齐不冲突，满足了电力电子领域高功率密度以及高可靠性的要求。
附图说明
图1为本实用新型实施例提供的导电框架结构图；
图2为本实用新型实施例提供的功率半导体串联结构图；
图3为本实用新型实施例提供的二极管串联封装原理图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
请参阅图1，在一个实施例中，提供了一种导电框架300，用于串联半导体芯片，所述导电框架300包括第一导电框架310、第二导电框架320和第三导电框架330，所述第一导电框架310、所述第二导电框架320和所述第三导电框架330相互绝缘间隔排列。
进一步的，所述第一导电框架310包括第一芯片区311和由所述第一芯片区311延伸出的第一引脚312，所述第一芯片区311用于贴附半导体芯片，所述第一引脚312用于引出半导体芯片贴附在第一芯片区311一侧的电极；所述第二导电框架320包括第二芯片区321、由第二芯片区321延伸出的第二引脚323以及第一固线区322，所述第二芯片区321用于贴附半导体芯片，所述第二引脚323用于引出两个半导体芯片串联连接的公共端，所述第一固线区322位于所述第二芯片区321背离所述第二引脚323的一侧，用于与贴附在第一导电框架310上的半导体芯片电连接，以使贴附在第一导电框架310上的半导体芯片和贴附在第二导电框架320上的半导体芯片串联连接；所述第三导电框架330包括第二固线区331和由第二固线区331延伸出的第三引脚332，所述第二固线区331用于与贴附在第二导电框架320上的半导体芯片电连接，所述第三引脚332用于引出所述第二导电框架320上的半导体芯片与所述第二固线区331电连接一侧的电极。
进一步的，所述第二芯片区321与所述第一固线区322之间具有凹陷结构324，所述凹陷结构324是在所述第二导电框架320的表面通过冲压的方式形成，用于容纳所述第二芯片区321及/或所述第一固线区322焊接作业时多余的焊料，保证了所述第二导电框架320的固线能力及可靠性。在本实施方式中，所述凹陷结构324为V形凹槽、U形凹槽、矩形凹槽中的任意一种。
进一步的，所述第三导电框架330位于所述第二导电框架320上的第二芯片区321的下方，与所述第二引脚323并排排列。
进一步的，所述导电框架300还包括用于机械连接的通孔340，所述通孔340位于所述导电框架300的一端，在本实施方式中，在所述第一导电框架310和第二导电框架320的端部相对的一侧分别开设半圆形的缺口，所述缺口围成所述通孔340。
本实施例中，所述第一引脚312、所述第二引脚323以及所述第三引脚332的延伸方向相同，可以理解，所述第一引脚312、所述第二引脚323以及所述第三引脚332也可以向不同的方向延伸，本实用新型不做限制。
请参阅图2，在一个实施例中，提供了一种功率半导体串联结构，包括第一半导体芯片100、第二半导体芯片200以及上述任一实施例所述的导电框架300，所述导电框架300承载并电连接所述第一半导体芯片100以及所述第二半导体芯片200。具体的，所述第一半导体芯片100电连接地贴附于所述第一导电框架310上的第一芯片区311并与所述第二导电框架320上的第一固线区322电连接；所述第二半导体芯片200电连接地贴附于所述第二导电框架320上的第二芯片区321并与所述第三导电框架330上的第二固线区331电连接。
进一步的，所述第一半导体芯片100的第一极通过焊接方式电连接地贴附于所述第一导电框架310上的第一芯片区311，所述第一半导体芯片100的第二极通过金属导线与所述第二导电框架320上的第一固线区322电连接；所述第二半导体芯片200与所述第一半导体芯片100的第一极极性相同的一极通过焊接方式电连接地贴附在所述第二导电框架320上的第二芯片区321，另一极通过金属导线与所述第三导电框架330上的第二固线区331电连接。在本实施方式中，所述焊接方式所使用的焊接材料为焊锡；所述金属导线为铝线或铜线，并采用超声波焊接方式将所述金属导线固定于导电框架300上的固线区。
具体的，所述半导体芯片为二极管芯片，所述二极管芯片在导电框架300上的贴片方式均为负极贴附。所述第一半导体芯片100的阴极通过焊接的方式贴附在金属材料的第一导电框架310上的第一芯片区311，所述第二半导体芯片200的阴极通过焊接的方式贴附在金属材料的第二导电框架320上的第二芯片区321，所述第一半导体芯片100的阳极与该第二导电框架320上的第一固线区322电连接，所述第二半导体芯片200的阳极与第三导电框架330上的第二固线区331电连接，即实现了所述第一半导体芯片100与所述第二半导体芯片200的串联连接，形成二极管串联电路结构，其原理图如图3所示，串联后的阴极由所述第一引脚312引出，串联后的阳极由所述第三引脚332引出，两个二极管的公共端由所述第二引脚323引出。
同样的，还可以将两个二极管芯片的正极贴附在不同的导电框架上，实现串联封装。
本实用新型实施例所提供的功率半导体串联结构具有以下有益效果：
1、本实用新型所提供的导电框架，将其中一个导电框架上的固线区域设计在该导电框架上焊接芯片区域背离延伸引脚的一端，节省空间，并且有效增加了该导电框架可焊接芯片的面积，同时，设计出位于焊接芯片区域和固线区域之间的凹陷结构，使得焊接芯片区域与固线区域能够独立作业互不影响，保证了焊接能力和固线能力的可靠性。
2、本实用新型所提供的功率半导体串联结构，缩小了半导体串联封装结构的空间，且固线的走向合理整齐不冲突，满足了电力电子领域高功率密度以及高可靠性的要求。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种导电框架，用于串联半导体芯片，所述导电框架包括第一导电框架、第二导电框架和第三导电框架，所述第一导电框架、所述第二导电框架和所述第三导电框架相互绝缘间隔排列，其特征在于：
所述第一导电框架包括第一芯片区和由所述第一芯片区延伸出的第一引脚；
所述第二导电框架包括第二芯片区、由所述第二芯片区延伸出的第二引脚以及第一固线区，所述第一固线区位于所述第二芯片区背离所述第二引脚的一侧，所述第二芯片区与所述第一固线区之间具有凹陷结构，所述凹陷结构能够容纳所述第二芯片区及/或所述第一固线区焊接作业时多余的焊料；
所述第三导电框架包括第二固线区和由第二固线区延伸出的第三引脚。
2.根据权利要求1所述的导电框架，其特征在于，所述凹陷结构为V形凹槽、U形凹槽、矩形凹槽中的任意一种。
3.根据权利要求1所述的导电框架，其特征在于，还包括用于机械连接的通孔，所述通孔位于所述导电框架的一端。
4.根据权利要求3所述的导电框架，其特征在于，所述第一导电框架和第二导电框架的端部相对的一侧分别开设半圆形的缺口，所述缺口围成所述通孔。
5.根据权利要求1所述的导电框架，其特征在于，所述第二固线区的宽度大于所述第三引脚的宽度。
6.一种功率半导体串联结构，包括第一半导体芯片、第二半导体芯片、以及如权利要求1-5任一项所述的导电框架，所述第一半导体芯片电连接地贴附于所述第一芯片区并与所述第一固线区电连接，所述第二半导体芯片电连接地贴附于所述第二芯片区并与所述第二固线区电连接。
7.根据权利要求6所述的功率半导体串联结构，其特征在于，所述第一半导体芯片的第一极贴附于所述第一芯片区，第二极与所述第二导电框架上的第一固线区电连接；所述第二半导体芯片与所述第一半导体芯片的第一极极性相同的一极贴附于所述第二芯片区，另一极与所述第三导电框架上的第二固线区电连接。
8.根据权利要求6所述的功率半导体串联结构，其特征在于，所述半导体芯片通过焊接的方式贴附于所述导电框架。
9.根据权利要求6所述的功率半导体串联结构，其特征在于，所述第一半导体芯片通过金属导线与所述第一固线区电连接；及/或，所述第二半导体芯片通过金属导线与所述第二固线区电连接。
10.根据权利要求9所述的功率半导体串联结构，其特征在于，所述金属导线为铜线或铝线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721845020.4U CN207800600U (zh) | 2017-12-25 | 2017-12-25 | 导电框架及功率半导体串联结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721845020.4U CN207800600U (zh) | 2017-12-25 | 2017-12-25 | 导电框架及功率半导体串联结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207800600U true CN207800600U (zh) | 2018-08-31 |
Family
ID=63281841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721845020.4U Active CN207800600U (zh) | 2017-12-25 | 2017-12-25 | 导电框架及功率半导体串联结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207800600U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946276A (zh) * | 2017-12-25 | 2018-04-20 | 深圳市矽莱克半导体有限公司 | 导电框架及功率半导体串联结构 |
-
2017
- 2017-12-25 CN CN201721845020.4U patent/CN207800600U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946276A (zh) * | 2017-12-25 | 2018-04-20 | 深圳市矽莱克半导体有限公司 | 导电框架及功率半导体串联结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102110680B (zh) | 具有降低电感的功率模块组件 | |
| CN102593108B (zh) | 功率半导体封装结构及其制造方法 | |
| CN102244066B (zh) | 一种功率半导体模块 | |
| JP6304700B2 (ja) | 半導体パッケージ、モジュールおよび電気機器 | |
| CN203367260U (zh) | 一种功率陶瓷外壳和功率芯片封装结构 | |
| KR20150089609A (ko) | 전력반도체 모듈 | |
| EP2889902A1 (en) | Electric power semiconductor device | |
| CN206116387U (zh) | 一种大电流功率半导体器件的封装结构 | |
| CN112701094A (zh) | 一种功率器件封装结构及电力电子设备 | |
| CN206806321U (zh) | 一种无引线框架的半导体封装结构 | |
| US6791172B2 (en) | Power semiconductor device manufactured using a chip-size package | |
| CN209804635U (zh) | 利于焊接的大电流半导体功率器件 | |
| CN207800600U (zh) | 导电框架及功率半导体串联结构 | |
| CN104835796A (zh) | 一种无铅扩散焊的功率模块 | |
| CN204706557U (zh) | 一种智能功率模块 | |
| CN106298725A (zh) | 串联二极管的封装结构 | |
| CN104052244B (zh) | 功率模块 | |
| CN107946276A (zh) | 导电框架及功率半导体串联结构 | |
| CN212907709U (zh) | 二极管器件结构 | |
| CN213660391U (zh) | Igbt模块功率端子结构 | |
| CN209804633U (zh) | 一种散热效果好的二极管 | |
| CN209785910U (zh) | 大电流半导体功率器件 | |
| CN112271164A (zh) | 一种低电感碳化硅模块 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN206179859U (zh) | 串联二极管的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |