CN207399175U - 一种再生式分频电路 - Google Patents

一种再生式分频电路 Download PDF

Info

Publication number
CN207399175U
CN207399175U CN201721460671.1U CN201721460671U CN207399175U CN 207399175 U CN207399175 U CN 207399175U CN 201721460671 U CN201721460671 U CN 201721460671U CN 207399175 U CN207399175 U CN 207399175U
Authority
CN
China
Prior art keywords
circuit
bias
port
frequency divider
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721460671.1U
Other languages
English (en)
Inventor
杨守军
陈俊龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XIAMEN IMSEMI SEMICONDUCTOR SCIENCE & TECHNOLOGY Co Ltd
Original Assignee
XIAMEN IMSEMI SEMICONDUCTOR SCIENCE & TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XIAMEN IMSEMI SEMICONDUCTOR SCIENCE & TECHNOLOGY Co Ltd filed Critical XIAMEN IMSEMI SEMICONDUCTOR SCIENCE & TECHNOLOGY Co Ltd
Priority to CN201721460671.1U priority Critical patent/CN207399175U/zh
Application granted granted Critical
Publication of CN207399175U publication Critical patent/CN207399175U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本实用新型公开了一种再生式分频电路，由分频器核心单元、输出缓冲器、第一可调偏置电路及第二可调偏置电路组成；分频器核心单元的差分输入端连接外部高频信号；分频器核心单元将外部高频信号完成二分频后形成差分电压信号，通过分频器核心单元的差分输出端连接传输至输出缓冲器的差分输入端，输出缓冲器用于对分频器核心单元的输出信号进行整形，以及抑制共模影响；两组偏置电路对分频器核心单元和输出缓冲器偏置调整。本实用新型电路可以工作在较高的工作频率下，利于后期电路的调试。本实用新型还公开了高频信号分频方法，可避免分频过程中非理想因素的影响，使电路工作在合适的偏置下，利于整体的校正。

Description

一种再生式分频电路
技术领域
本实用新型涉及集成电路技术领域，具体为一种再生式分频电路及高频信号分频方法。
背景技术
随着无线通信技术的日益发展，使得毫米波雷达收发机模块的设计变得越来越复杂，而分频器是毫米波收发器的重要部件，其性能直接影响着整体***的性能。目前常用的分频器有再生式分频器和主从式分频器。相较于主从式分频器，再生式分频器有较高的最高工作频率且功耗较低，因此，适合于多级分频器级联***的第一级来使用。
再生式分频器最早由Miller提出，其结构如图1所示，输入信号接入混频器(Mixer)一端，输出信号接入混频器另一端。在适当的条件下，两个信号产生谐波分量信号ωin/2和3ωin/2，通过低通滤波器(Low-pass Filter，LPF)后, ωin/2信号被留下，从而实现二分频。
再生式分频器的性能受其电流影响，合适的电流偏置可以保证再生式分频器在一定的频率范围内都可以正常的工作。但在再生式分频器生产过程中，会受到各种非理想因素的影响，使得电路不能正常的工作在合适的偏置点下。现有的再生式分频器技术中，一般在其设计过程中就固定好工作电流，但这样不利于后期电路的调试。
发明内容
本实用新型的目的在于提供一种再生式分频电路，使得电路可以工作在较高的工作频率下，保证电路工作在合适的直流点上，利于后期电路的调试。为实现上述目的，本实用新型采用以下技术方案：
一种再生式分频器电路，由分频器核心单元、输出缓冲器、第一可调偏置电路及第二可调偏置电路组成。所述的分频器核心单元的差分输入端CLK、CLKx连接外部高频信号；分频器核心单元将外部高频信号完成二分频后形成差分电压信号，通过分频器核心单元的差分输出端OUT2、OUTx2连接传输至输出缓冲器的差分输入端IN3、INx3，输出缓冲器将差分电压信号转换为电流信号，然后将电流信号转换成电压信号通过输出缓冲器的差分输出端OUT3、OUTx3输出；所述的第一可调偏置电路产生的偏置电压通过偏置端口Bias1连接到分频器核心单元的偏置端口Bias2，所述的第二可调偏置电路产生的偏置电压通过偏置端口Bias4连接到输出缓冲器的偏置端口Bias3，第一可调偏置电路及第二可调偏置电路分别连接外部的控制信号，实现对分频器核心单元和输出缓冲器的偏置调整。
其中，所述的第一可调偏置电路包括用于控制偏置电流的第一控制单元及第一镜像电路单元，所述的第一控制单元上设置连接外部控制信号的若干控制端口K1，第一镜像电路单元端口为偏置端口Bias1；所述的第二可调偏置电路包括用于控制偏置电流的第二控制单元及第二镜像电路单元，所述的第二控制单元上设置连接外部控制信号的若干控制端口K4，第二镜像电路单元端口为偏置端口Bias4。
其中，所述的分频器核心单元包括偏置电路、跨导级电路、开关级电路、负载级电路及跟随电路；所述的偏置电路端口为偏置端口Bias2, 所述的跨导级电路端口为差分输入端CLK、CLKx，跟随电路输出端为差分输出端OUT2、OUTx2。分频器核心单元通过Bias2端口与第一可调偏置电路Bias1端口连接组合成电流镜偏置电路，给分频器核心单元提供偏置；所述的跨导级电路和开关级电路组合形成充当混频电路的吉尔伯特单元，外部高频信号经差分输入端CLK、CLKx接收，跨导级电路调制，输出电流信号至开关级电路，信号通过开关级电路后进行混频，所述的负载级电路将混频后的电流信号转化成差分的电压信号并提供给跟随电路。
进一步地，分频器核心单元的跟随电路输出端OUT2、OUTx2分别与开关级电路输入端INx2、IN2连接形成电路的反馈环路，跟随电路产生的输出信号被反馈到开关级电路输入端进行混频。
进一步地，所述的负载级电路和跟随电路形成低通滤波器对混频信号进行过滤。
其中，所述的输出缓冲器包括偏置电路单元、差分输入级电路、输出负载级电路及输出跟随电路。所述的偏置电路单元端口为偏置端口Bias3，所述的偏置电路单元通过Bias3端口与第二可调偏置电路Bias4端口连接组合成电流镜偏置电路，给输出缓冲器提供偏置；所述的差分输入级电路差分输入端IN3、INx3接收分频器核心单元的差分信号，差分输入级电路将差分电压信号转换成电流信号；所述的输出负载级电路将电流信号转换成电压信号并提供给输出跟随电路，并输出。
由于采用了上述结构，本实用新型具有如下有益效果：
1、本实用新型整体电路架构采用再生式分频器结构作为电路的分频器核心单元，使得电路可以工作在较高的工作频率下，采用两组可调的偏置电路，分别控制分频器核心单元以及输出缓冲器的工作电流，从而调整分频器的工作带宽，保证电路工作在合适的直流点上，利于后期电路的调试。
2、本实用新型分频器为动态分频器，该电路是基于射级耦合逻辑（ECL）的二分频电路，相对于静态分频器可以工作在更高的工作频率上。
3、本实用新型的分频方法可避免分频过程中非理想因素的影响，使分频过程在合适的偏置下，利于整体的校正。
附图说明
图1为背景技术再生式分频器结构图；
图2为本实用新型再生式分频器结构框图；
图3为本实用新型再生式分频器可调偏置电路结构框图；
图4为本实用新型再生式分频器核心单元电路结构框图；
图5为本实用新型再生式分频器输出缓冲器结构框图；
图6为本实用新型具体实施例1的再生式分频器第一/第二可调偏置电路的电路图；
图7为本实用新型具体实施例1、2的再生式分频器核心单元电路图；
图8为本实用新型具体实施例1、2的再生式分频器输出缓冲器电路图；
图9为本实用新型具体实施例2的再生式分频器第一/第二可调偏置电路的电路图；
主要组件符号说明：
100：第一可调偏置电路，101：第一镜像电路单元，102：第一控制单元，200：分频器核心单元，201：偏置电路，202：跨导级电路，203：开关级电路，204：负载级电路，205：跟随电路，300：输出缓冲器，301：偏置电路单元，302：差分输入级电路，303：输出负载级电路，304：输出跟随电路。400：第二可调偏置电路，401：第二镜像电路单元，402：第二控制单元。
具体实施方式
为了使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图及具体实施例对本实用新型作进一步详细的描述。
实施例一
如图2所示，本实用新型公开了一种再生式分频器电路，由分频器核心单元200、输出缓冲器300、第一可调偏置电路100及第二可调偏置电路400组成。整体分频器采用双端差分输入，双端差分输出的电路结构。
1. 第一可调偏置电路100及第二可调偏置电路400
如图3所示，第一可调偏置电路100与第二可调偏置电路400的整体电路结构一致。第一可调偏置电路100包括用于控制偏置电流的第一控制单元102及第一镜像电路单元101。第一控制单元102上设置连接外部控制信号的控制端口K10、K11、K12、K13。第一镜像电路单元101端口为偏置端口Bias1。第二可调偏置电路400包括用于控制偏置电流的第二控制单元402及第二镜像电路单元401。第二控制单元402上设置连接外部控制信号的控制端口K40、K41、K42、K43，第二镜像电路单元401端口为偏置端口Bias4。第一可调偏置电路100及第二可调偏置电路400分别通过控制端口连接外部的控制信号，实现对分频器核心单元200和输出缓冲器300的偏置调整。
如图6所示，本实施例的第一可调偏置电路100及第二可调偏置电路400均包括4个NMOS管M10~M13，7个电阻R10~R16和1个双极型晶体管Q11。默认状态下的控制端口K10接低电位，使M10断开；K11~K13端口接高电位，使M11~M13导通，获得默认的偏置电流；当K10~K13都接低电位时，M10~M13关断，此时的偏置电流最小，当K10~K13都接高电位时，M10~M13导通，此时的偏置电流最大；通过配置端口K10~K13所接的高低电平，可以控制第一可调偏置电路100（或第二可调偏置电路400）的电流的大小。
2. 分频器核心单元200
如图4所示，分频器核心单元200包括偏置电路201、跨导级电路202、开关级电路203、负载级电路204及跟随电路205。偏置电路201端口为偏置端口Bias2,跨导级电路202端口为差分输入端CLK、CLKx，跟随电路205输出端为差分输出端OUT2、OUTx2。其工作原理为：分频器核心单元200通过Bias2端口与第一可调偏置电路100的Bias1端口连接组合成电流镜偏置电路，给分频器核心单元200提供偏置；跨导级电路202和开关级电路203组合形成充当混频电路的吉尔伯特单元，外部高频信号经差分输入端CLK、CLKx接收，跨导级电路202调制，输出电流信号至开关级电路203，信号通过开关级电路203后进行混频，负载级电路204将混频后的电流信号转化成差分的电压信号并提供给跟随电路205。分频器核心单元200的跟随电路205的输出端OUT2、OUTx2分别与开关级电路输入端INx2、IN2连接形成电路的反馈环路，跟随电路205产生的输出信号被反馈到开关级电路输入端进行混频。跟随电路205产生的输出信号被反馈到开关级电路203的输入端进行混频，产生1/2分频信号和3/2分频信号，负载级电路204和跟随电路205形成低通滤波器对混频信号进行过滤。最终输出端（OUT2，OUTx2）得到的信号频率是输入信号频率的一半。
如图7本实施例的分核器核心单元200的电路图，包括8个双极型晶体管Q21~Q28，7个电阻R21~R27和2个电容C1、C2。电容C1、C2用来滤除直流电平。Q21与Q22构成跨导级电路（202），Q23~Q26构成开关级电路203，这两个电路组合成吉尔伯特单元，用于实现输入信号与反馈信号的混频。负载级电路204采用电阻实现，它与跟随电路205会形成低通滤波器。分频器的输出端口OUT2、OUTx2分别与开关级电路203的输入端端口INx2、IN2连接，构成电路的反馈环路。通过端口CLK、CLKx的高频信号Vin，其中高频信号Vin的频率为fin，通过端口IN2、INx2的反馈信号Vf；吉尔伯特单元对高频信号Vin和反馈信号Vf进行混频，产生含有频率为1/2fin和3/2fin的信号，其中3/2fin的信号将会被负载级电路204和开关级电路203形成的低通滤波器所滤除，从而实现二分频功能，最终通过输出端口OUT2、OUTx2的输出信号频率为1/2fin。
3. 输出缓冲器
如图5所示，输出缓冲器300包括偏置电路单元301、差分输入级电路302、输出负载级电路303及输出跟随电路304。其工作原理为：偏置电路单元301端口为偏置端口Bias3，偏置电路单元301通过Bias3端口与第二可调偏置电路400的Bias4端口连接组合成电流镜偏置电路，给输出缓冲器300提供偏置。差分输入级电路302差分输入端IN3、INx3接收分频器核心单元200的差分信号，差分输入级电路302将差分电压信号转换成电流信号，输出负载级电路303将电流信号转换成电压信号并提供给输出跟随电路304输出。
图8示出了本实施例中输出缓冲器300的电路原理图，包括7个双极型晶体管Q31~Q37和5个电阻R31~R35。Q31与Q32构成差分输入对（形成差分输入级电路302），将输入差分电压信号转换成电流信号。输出负载级电路303直接采用电阻来实现，作用是将电流信号转换成电压信号。Q33、Q36与R34构成射随器电路，Q34、Q37与R35构成另一个射随器电路，实现电平移位功能和增加电路的驱动能力。偏置电路单元301通过Bias3端口与第二可调偏置电路400的Bias4端口连接，构成电流镜偏置电路，通过第二可调偏置电路400，可以控制输出缓冲器300的偏置电流。
实施例二
本实施例公开了一种再生式分频器电路，其与实施例一的区别在于第一可调偏置电路100及第二可调偏置电路400的具体结构不同，如图9所示，本实施例的第一可调偏置电路100及第二可调偏置电路400均包括包含4个PMOS管M50~M53，7个电阻R50~R56和1个双极型晶体管Q51。默认状态下，控制端口K50、K51接低电平电位，PMOS管M50、M51导通；控制端口K52、K53接高电平电位，PMOS管M52、M53关断；此时获得默认的偏置电流。当K50~K53都接低电位时，M50~M53导通，此时的偏置电流最大，当K50~K53都接高电位时，M50~M53关断，此时的偏置电流最小；通过配置端口K50~K53所接的高低电平，可以控制可调偏置电路（100或400）的电流的大小。
以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。

Claims (6)

1.一种再生式分频电路，其特征在于：由分频器核心单元、输出缓冲器、第一可调偏置电路及第二可调偏置电路组成；
所述的分频器核心单元的差分输入端CLK、CLKx连接外部高频信号；分频器核心单元将外部高频信号完成二分频后形成差分电压信号，通过分频器核心单元的差分输出端OUT2、OUTx2连接传输至输出缓冲器的差分输入端IN3、INx3，输出缓冲器将分频器核心单元的输出波形进行整形，通过输出缓冲器的差分输出端OUT3、OUTx3输出；
所述的第一可调偏置电路产生的偏置电压通过偏置端口Bias1连接到分频器核心单元的偏置端口Bias2，所述的第二可调偏置电路产生的偏置电压通过偏置端口Bias4连接到输出缓冲器的偏置端口Bias3，第一可调偏置电路及第二可调偏置电路分别连接外部的控制信号，实现对分频器核心单元和输出缓冲器的偏置调整。
2.如权利要求1所述的再生式分频电路，其特征在于：所述的第一可调偏置电路包括用于控制偏置电流的第一控制单元及第一镜像电路单元，所述的第一控制单元上设置连接外部控制信号的若干控制端口K1，第一镜像电路单元端口为偏置端口Bias1；所述的第二可调偏置电路包括用于控制偏置电流的第二控制单元及第二镜像电路单元，所述的第二控制单元上设置连接外部控制信号的若干控制端口K4，第二镜像电路单元端口为偏置端口Bias4。
3.如权利要求1所述的再生式分频电路，其特征在于：所述的分频器核心单元包括偏置电路、跨导级电路、开关级电路、负载级电路及跟随电路；所述的偏置电路端口为偏置端口Bias2, 所述的跨导级电路端口为差分输入端CLK、CLKx，跟随电路输出端为差分输出端OUT2、OUTx2；
分频器核心单元通过Bias2端口与第一可调偏置电路Bias1端口连接组合成电流镜偏置电路，给分频器核心单元提供偏置；所述的跨导级电路和开关级电路组合形成吉尔伯特单元，外部高频信号经差分输入端CLK、CLKx接收，跨导级电路调制，输出电流信号至开关级电路，信号通过开关级电路后进行混频，所述的负载级电路将混频后的电流信号转化成差分的电压信号并提供给跟随电路。
4.如权利要求3所述的再生式分频电路，其特征在于：分频器核心单元的跟随电路输出端OUT2、OUTx2分别与开关级电路输入端INx2、IN2连接形成电路的反馈环路，跟随电路产生的输出信号被反馈到开关级电路输入端进行混频。
5.如权利要求4所述的再生式分频电路，其特征在于：所述的负载级电路和跟随电路形成低通滤波器对混频信号进行过滤。
6.如权利要求1所述的再生式分频电路，其特征在于：所述的输出缓冲器包括偏置电路单元、差分输入级电路、输出负载级电路及输出跟随电路；
所述的偏置电路单元端口为偏置端口Bias3，所述的偏置电路单元通过Bias3端口与第二可调偏置电路Bias4端口连接组合成电流镜偏置电路，给输出缓冲器提供偏置；所述的差分输入级电路差分输入端IN3、INx3接收分频器核心单元的差分信号，差分输入级电路将差分电压信号转换成电流信号；所述的输出负载级电路将电流信号转换成电压信号并提供给输出跟随电路，并输出。
CN201721460671.1U 2017-11-06 2017-11-06 一种再生式分频电路 Active CN207399175U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721460671.1U CN207399175U (zh) 2017-11-06 2017-11-06 一种再生式分频电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721460671.1U CN207399175U (zh) 2017-11-06 2017-11-06 一种再生式分频电路

Publications (1)

Publication Number Publication Date
CN207399175U true CN207399175U (zh) 2018-05-22

Family

ID=62324686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721460671.1U Active CN207399175U (zh) 2017-11-06 2017-11-06 一种再生式分频电路

Country Status (1)

Country Link
CN (1) CN207399175U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107612542A (zh) * 2017-11-06 2018-01-19 厦门意行半导体科技有限公司 一种再生式分频电路及高频信号分频方法
CN114337608A (zh) * 2020-09-29 2022-04-12 北京普源精电科技有限公司 一种脉冲信号源及电信号测量装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107612542A (zh) * 2017-11-06 2018-01-19 厦门意行半导体科技有限公司 一种再生式分频电路及高频信号分频方法
CN107612542B (zh) * 2017-11-06 2023-11-28 厦门意行半导体科技有限公司 一种再生式分频电路及高频信号分频方法
CN114337608A (zh) * 2020-09-29 2022-04-12 北京普源精电科技有限公司 一种脉冲信号源及电信号测量装置

Similar Documents

Publication Publication Date Title
DE202015001286U1 (de) Umkonfigurierbarer Sender
CN103346773B (zh) 电平转换电路
CN207399175U (zh) 一种再生式分频电路
CN102664619B (zh) 具有可控输出摆幅的电压模式驱动器
CN107066416A (zh) 串行通信***的驱动电路及驱动方法
CN103207636B (zh) 一种用于提供低噪声带隙基准电压源的电路
CN105550150B (zh) 一种具有动态电阻失配调整功能的M-phy驱动电路
CN104283546A (zh) 一种低压差分信号驱动器
CN106961260A (zh) 低功耗可调频率、可调占空比的时钟产生电路
CN107612542A (zh) 一种再生式分频电路及高频信号分频方法
CN104980383B (zh) 发射机本振泄露减少***
CN103166628B (zh) 一种降低lvds驱动器输出驱动模块的输入负载的电路结构
CN101282114A (zh) 一种ttl和cmos兼容式输入缓冲器
CN204013481U (zh) 实现低电压晶振驱动的电路结构
CN103631310B (zh) 带隙基准电压源
CN100449935C (zh) 低电压差分信号环形压控振荡器
CN104253609B (zh) 一种低电压差分信号驱动电路
CN103414466A (zh) 一种高速的环形压控振荡器
CN104467746B (zh) 一种占空比调整方法及电路
CN100533980C (zh) 可进行信号摆率修正的低电压差分驱动电路
CN112394767B (zh) 一种衬底电位可控的低压差分驱动器电路
US10199989B2 (en) Low voltage feedforward current assist ethernet line driver
CN204836546U (zh) 集成式音频信号播放器
CN209267704U (zh) 一种信号发生装置
CN209345112U (zh) 运算跨导放大器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant