CN207367965U - 引线框架阵列及封装体 - Google Patents

引线框架阵列及封装体 Download PDF

Info

Publication number
CN207367965U
CN207367965U CN201721476900.9U CN201721476900U CN207367965U CN 207367965 U CN207367965 U CN 207367965U CN 201721476900 U CN201721476900 U CN 201721476900U CN 207367965 U CN207367965 U CN 207367965U
Authority
CN
China
Prior art keywords
pin
dao
lead frame
chip
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721476900.9U
Other languages
English (en)
Inventor
胡黎强
孙顺根
周占荣
李阳德
陈家旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Semiconducto Ltd By Share Ltd
Original Assignee
Shanghai Semiconducto Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Semiconducto Ltd By Share Ltd filed Critical Shanghai Semiconducto Ltd By Share Ltd
Priority to CN201721476900.9U priority Critical patent/CN207367965U/zh
Application granted granted Critical
Publication of CN207367965U publication Critical patent/CN207367965U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型提高一种引线框架阵列及封装体。所述引线框架阵列包括多个引线框架，每一引线框架包括一用于放置至少一芯片的基岛、至少两个与所述基岛连接的第一类型引脚及至少两个能够与所述芯片采用金属引线连接的第二类型引脚，所述第一类型引脚与所述第二类型引脚相对设置在所述基岛的两侧，所述第一类型引脚的宽度大于所述第二类型引脚的宽度。本实用新型的优点在于，相对于同等散热性能的产品，本实用新型封装体产品体积小，降低了封装成本，实现封装体的小型化，相对于同等体积的封装体，其散热性能大大提高，产品可靠性大大提高。

Description

引线框架阵列及封装体
技术领域
本实用新型涉及半导体封装领域，尤其涉及一种引线框架阵列及封装体。
背景技术
随着国家对半导体行业大力扶植，集成电路IC制造工业得到飞速发展。封装是整个集成电路制造过程中重要一环，它具有散热和保护功能，将芯片密封，隔绝外界污染及外力对芯片的破坏。贴片类型的封装具有封装体积小、成本低、生产效率高等诸多优势，得到终端客户的欢迎。为此，各家封装厂自主开发了大量的贴片类型封装结构，例如SOP、SOT、DFN、QFN、CPC等。
随着技术的进步，产品使用环境越来越极限，同时客户对成本越来越敏感，传统的贴片类型封装慢慢暴露出诸多问题，比如小基岛框架可放芯片面积小，散热性能不好；大基岛框架过大，性价比不高，甚至回流焊接后基岛容易出现分层，出现可靠性风险。
因此，亟需一种新型的引线框架阵列及封装体来克服现有的产品存在的缺点。
实用新型内容
本实用新型所要解决的技术问题是，提供一种引线框架阵列及封装体，其体积小，封装成本低，可靠性高。
为了解决上述问题，本实用新型提供了一种引线框架阵列，包括多个引线框架，每一引线框架包括一用于放置至少一芯片的基岛、至少两个与所述基岛连接的第一类型引脚及至少两个能够与所述芯片采用金属引线连接的第二类型引脚，所述第一类型引脚与所述第二类型引脚相对设置在所述基岛的两侧，所述第一类型引脚的宽度大于所述第二类型引脚的宽度。
在一实施例中，所述第二类型引脚的宽度范围为0.35mm～0.45mm。
在一实施例中，所述基岛相对于所述第一类型的引脚向下凹陷。
在一实施例中，所述基岛与所述第一类型引脚的连接处具有一倾斜面，所述倾斜面的倾斜角的范围为50～70度。
在一实施例中，每一引线框架具有一封装区域，在所述封装区域内，所述引线框架表面全部覆盖镀银层，或者所述引线框架的部分表面具有条形镀银层。
本实用新型还提供一种封装体，包括一引线框架、至少一芯片及塑封所述引线框架及所述芯片的塑封体；所述引线框架包括基岛、至少两个与所述基岛连接的第一类型引脚及至少两个能够与所述芯片采用金属引线连接的第二类型引脚，所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧，所述第一类型引脚的宽度大于所述第二类型引脚的宽度；所述芯片设置在所述基岛上，所述第二类型引脚与所述芯片通过金属引线连接；所述第一类型引脚及所述第二类型引脚突出于所述塑封体。
在一实施例中，所述第二类型引脚的宽度范围为0.35mm～0.45mm。
在一实施例中，所述基岛相对于所述第一类型的引脚向下凹陷。
在一实施例中，所述基岛与所述第一类型引脚的连接处具有一倾斜面，所述倾斜面的倾斜角的范围为50～70度。
在一实施例中，在所述塑封体塑封区域内，所述引线框架表面全部覆盖镀银层，或者所述引线框架的部分表面具有条形镀银层。
本实用新型的优点在于，相对于同等散热性能的产品，本实用新型封装体产品体积小，降低了封装成本，实现封装体的小型化，相对于同等体积的封装体，其散热性能大大提高，产品可靠性大大提高。
附图说明
图1是本实用新型引线框架阵列的一个引线框架的立体结构示意图；
图2是本实用新型引线框架阵列的一个引线框架的平面结构示意图；
图3是沿图2中A-A向的剖面图；
图4A是本实用新型封装体的俯视结构示意图；
图4B是本实用新型封装体的侧面示意图；
图5是本实用新型封装体的立体结构示意图；
图6是本实用新型封装体的封装温度模拟图。
具体实施方式
下面结合附图对本实用新型提供的引线框架阵列及封装体的具体实施方式做详细说明。
本实用新型引线框架阵列包括多个引线框架10。图1是一个引线框架10的立体结构示意图，图2是一个引线框架10的平面结构示意图。请参见图1及图2所示，本实用新型一个引线框架10在与芯片20(标示于图5中)塑封后能够形成一个独立的封装体。所述引线框架10包括一基岛11、至少两个第一类型引脚12及至少两个第二类型引脚13，所述第一类型引脚12与所述第二类型引脚13相对设置在所述基岛11的两侧，在本具体实施方式中，示意性地绘示出两个第一类型引脚12及两个第二类型引脚13。
在所述基岛11的表面能够放置至少一个芯片。对于多芯片封装，所述基岛11的表面能够放置两个芯片、三个芯片、甚至四个芯片。所述第一类型引脚12与所述基岛11连接，其作为所述基岛11的主散热引脚。所述第二类型引脚13不与所述基岛11直接连接，其能够与设置在基岛11上的芯片采用金属引线21(标示于图5中)连接，所述第二类型引脚13作为后续封装体的功能性引脚与外界电连接。
其中，所述第一类型引脚12的宽度大于所述第二类型引脚13的宽度。优选地，所述第一类型引脚12的宽度为0.76mm左右。所述第二类型引脚13的宽度范围为0.35mm～0.45mm，例如，0.35mm、0.40mm或0.45mm。在本实用新型中，所述第一类型引脚12的宽度及所述第二类型引脚13的宽度较宽，其既解决了引脚细易断裂的问题，也提高了塑封后的封装体通过引脚向外散热的性能。
图3是沿图2中A-A向的剖面图。请参见图3所示，所述基岛11相对于所述第一类型引脚12向下凹陷。即在所述引线框架10中，所述基岛11相对于引线框架10的外框下沉，形成凹陷式结构，该种凹陷式结构可减小塑封后芯片所占的体积，进而进一步缩小封装体的体积，实现封装体的小型化。
请继续参见图3所示，所述基岛11与所述第一类型引脚12的连接处具有一倾斜面14，所述倾斜面14具有一倾斜角θ，所述倾斜角θ指的是倾斜面14与水平面的夹角。所述倾斜角θ的范围为50～70度，其优点在于，在引线框架10的引脚及外框的宽度不变的前提下，缩小倾斜面14的投影H所占的宽度，能够增大所述基岛11上放置芯片区域的面积，例如，增大后的放置芯片区域可放置芯片的尺寸能够达到1.60mm*2.048mm，即在同样面积的引线框架10中，增大了可放置芯片的面积，大大提高了采用该种引线框架的封装体的散热性能。
进一步，请继续参见图2所示，每一引线框架10具有一封装区域15，在图2中采用虚线示意性地标示出封装区域15的范围。所述封装区域15指的是所述引线框架10在后续封装工艺中被塑封体封装的区域。在本实施例中，所述引线框架10的部分表面具有条形镀银层15，例如，在所述引线框架10靠近第一类型引脚12的位置及第二类型引脚13上具有条形镀银层16，其优点在于，大大减少镀银区域，增加了后续封装中塑封体与引线框架的粘合力，降低了分层的几率，降低了可靠性的风险。进一步，另一实施例中，在所述封装区域15内，所述引线框架10表面全部覆盖镀银层16，其能够兼容更多的芯片打线分布。
本实用新型还提供一种封装体。图4A是本实用新型封装体的俯视结构示意图，图4B是本实用新型封装体的侧面示意图，图5是本实用新型封装体的立体结构示意图，其中，在图5中，塑封体内部的引线框架的结构也被绘示出。请参见图4A、图4B及图5所示，所述封装体包括一引线框架10、至少一芯片20及塑封所述引线框架10及所述芯片20的塑封体30。所述引线框架10的结构与前文所述的引线框架的结构相同，不再赘述。其中，所述芯片20设置在所述基岛11上，所述第二类型引脚13通过金属引线21与所述芯片20连接，所述第一类型引脚12及所述第二类型引脚13突出于所述塑封体30，所述塑封体30沿所述引线框架10的封装区域15封装所述引线框架10及所述芯片20。
图6是本实用新型封装体的封装温度模拟图。请参见图6所示，颜色越深代表该区域温度越高，其中，曲线代表等温线，从图6我们可以看出芯片在实际工作时，封装体中放置芯片的部分温度最高，然后沿着封装体往外慢慢散热(散热很慢，因为从图中可以看出来等温线之间跨度很大，衰减很小)，随着到达引脚处，等温线很密集，温度急剧减低，说明封装体散热主要靠引脚往外散热，引脚宽细对整体散热影响很大。
本实用新型封装体即解决了细引脚易折断的问题，也大幅度提高了封装体通过引脚向外界散热的性能。本实用新型温升改善效果特别明显，与现有的同等类型的封装体相比，温升至少低5度，相对于同等体积的封装体，其散热性能大大提高，产品可靠性大大提高。本实用新型封装体散热性能接近SOP-8类型封装体，但是本实用新型封装体的体积仅有SOP-8类型封装体的体积的三分之一，大大降低了封装成本，实现封装体的小型化。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种引线框架阵列，包括多个引线框架，其特征在于，每一引线框架包括一用于放置至少一芯片的基岛、至少两个与所述基岛连接的第一类型引脚及至少两个能够与所述芯片采用金属引线连接的第二类型引脚，所述第一类型引脚与所述第二类型引脚相对设置在所述基岛的两侧，所述第一类型引脚的宽度大于所述第二类型引脚的宽度。
2.根据权利要求1所述的引线框架阵列，其特征在于，所述第二类型引脚的宽度范围为0.35mm～0.45mm。
3.根据权利要求1所述的引线框架阵列，其特征在于，所述基岛相对于所述第一类型的引脚向下凹陷。
4.根据权利要求3所述的引线框架阵列，其特征在于，所述基岛与所述第一类型引脚的连接处具有一倾斜面，所述倾斜面的倾斜角的范围为50～70度。
5.根据权利要求1所述的引线框架阵列，其特征在于，每一引线框架具有一封装区域，在所述封装区域内，所述引线框架表面全部覆盖镀银层，或者所述引线框架的部分表面具有条形镀银层。
6.一种封装体，其特征在于，包括一引线框架、至少一芯片及塑封所述引线框架及所述芯片的塑封体；所述引线框架包括基岛、至少两个与所述基岛连接的第一类型引脚及至少两个能够与所述芯片采用金属引线连接的第二类型引脚，所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧，所述第一类型引脚的宽度大于所述第二类型引脚的宽度；所述芯片设置在所述基岛上，所述第二类型引脚与所述芯片通过金属引线连接；
所述第一类型引脚及所述第二类型引脚突出于所述塑封体。
7.根据权利要求6所述的封装体，其特征在于，所述第二类型引脚的宽度范围为0.35mm～0.45mm。
8.根据权利要求6所述的封装体，其特征在于，所述基岛相对于所述第一类型的引脚向下凹陷。
9.根据权利要求8所述的封装体，其特征在于，所述基岛与所述第一类型引脚的连接处具有一倾斜面，所述倾斜面的倾斜角的范围为50～70度。
10.根据权利要求6所述的封装体，其特征在于，在所述塑封体塑封区域内，所述引线框架表面全部覆盖镀银层，或者所述引线框架的部分表面具有条形镀银层。
CN201721476900.9U 2017-11-08 2017-11-08 引线框架阵列及封装体 Active CN207367965U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721476900.9U CN207367965U (zh) 2017-11-08 2017-11-08 引线框架阵列及封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721476900.9U CN207367965U (zh) 2017-11-08 2017-11-08 引线框架阵列及封装体

Publications (1)

Publication Number Publication Date
CN207367965U true CN207367965U (zh) 2018-05-15

Family

ID=62345718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721476900.9U Active CN207367965U (zh) 2017-11-08 2017-11-08 引线框架阵列及封装体

Country Status (1)

Country Link
CN (1) CN207367965U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935565A (zh) * 2019-03-28 2019-06-25 江西芯诚微电子有限公司 一种带散热四引脚的集成电路封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935565A (zh) * 2019-03-28 2019-06-25 江西芯诚微电子有限公司 一种带散热四引脚的集成电路封装结构

Similar Documents

Publication Publication Date Title
US20110244633A1 (en) Package assembly for semiconductor devices
CN103700635B (zh) 一种带腔体的芯片封装结构及其封装方法
WO2017107548A1 (zh) 一种散热的多芯片框架封装结构及其制备方法
US8981419B2 (en) Led
CN109727943A (zh) 一种具有低热阻的半导体器件封装结构及其制造方法
US20140030828A1 (en) Method for manufacturing led
CN207367964U (zh) 引线框架阵列及封装体
US20160372406A1 (en) Electronic Device with First and Second Contact Pads and Related Methods
US20030042583A1 (en) Quad flat non-leaded semiconductor package and method of fabricating the same
CN207611765U (zh) 引线框架、引线框架阵列及封装体
CN207367965U (zh) 引线框架阵列及封装体
CN110323199A (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN103178193A (zh) 防止大功率发光二极管芯片偏移的封装结构及其制备工艺
CN103441085B (zh) 一种芯片倒装bga封装方法
CN102593093A (zh) 双芯片在to-220封装中引线框架的结构
CN105990298A (zh) 一种芯片封装结构及其制备方法
CN212750875U (zh) 一种半导体散热片装置
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN214848611U (zh) 导线架管脚与导线架
CN104112811B (zh) 一种led的封装方法
CN103441106A (zh) 一种芯片倒装bga封装结构
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN205845940U (zh) 超小型bga结构封装结构
CN207752991U (zh) 集成散热结构的硅基扇出型封装
CN103441080A (zh) 一种芯片正装bga封装方法

Legal Events

Date Code Title Description
GR01 Patent grant