CN207038515U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN207038515U
CN207038515U CN201490001567.4U CN201490001567U CN207038515U CN 207038515 U CN207038515 U CN 207038515U CN 201490001567 U CN201490001567 U CN 201490001567U CN 207038515 U CN207038515 U CN 207038515U
Authority
CN
China
Prior art keywords
scolding tin
engaging zones
semiconductor device
outer electrode
dip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201490001567.4U
Other languages
English (en)
Inventor
中田洋辅
石原三纪夫
川濑达也
井本裕儿
浅田晋助
藤野纯司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of CN207038515U publication Critical patent/CN207038515U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本实用新型提供一种焊锡接合结构的半导体装置，既能实现与外部电极的通电性的提高又能实现装置的高可靠性。而且，在本实用新型中，半导体元件上焊锡(21)从表面电极(11)的焊锡接合区域(R11h)至外部电极(31)的焊锡接合区域(R31h)来形成。外部电极(31)具有比其他区域向表面电极(11)的表面侧突出的下垂部(31a)。半导体元件上焊锡(21)具有包括倒圆角(F1)和倒圆角(F2)的端面形状，其中，倒圆角(F1)从表面电极(11)的表面至上方朝向焊锡中心点的方向弯曲；倒圆角(F2)从外部电极(31)的表面至下方朝向焊锡中心点的方向弯曲。

Description

半导体装置
技术领域
本实用新型涉及一种使用IGBT(Insulated Gate Bipolor Transistor)、MOSFET或二极管(diode)等半导体元件的半导体装置。
背景技术
在现有技术中的使用电力半导体元件的半导体装置中，有这样一种半导体装置：通过在设置于半导体元件的元件侧电极和外部电极之间***焊锡接合材料来对二者进行电连接。在这种进行焊锡接合的半导体装置中，存在如下技术问题：由于焊锡接合材料使得应力集中于元件侧电极的局部，因此无法良好地进行元件侧电极和外部电极的电连接。
作为实现了用于解决上述技术问题的技术对策的半导体装置，例如有专利文献1所公开的半导体装置。
该半导体装置在作为元件侧电极的表面电极上形成电镀电极(platingelectrode)，在电镀电极和外部电极之间设置焊锡接合材料，为了抑制在实现表面电极和外部电极间的电连接时应力集中于电镀电极的外缘部而导致电镀电极剥离，使电镀电极的平面形状比外部电极大，且从外部电极的侧面到电镀电极端的侧面设有使焊锡接合材料的端面的截面形状具有倾斜度的端面倾斜形状。
现有技术文献
专利文献
专利文献1：日本发明专利公开公报特开2008-244045 号(图2)
实用新型要解决的技术问题
然而，专利文献1所公开的半导体装置为了设置上述端面倾斜形状，需要以比外部电极大的面积来形成电镀电极，因此外部电极的接合面积必然会比电镀电极、即半导体元件的表面电极上的焊锡接合面积小，其结果，存在外部电极和表面电极间的电流密度的提高会产生极限的问题点。
另外，作为半导体元件，SiC半导体元件等耐高温半导体元件具有难以大面积化的其他技术问题，因此，该其他技术问题使得上述问题点的消除更加困难。
一般在被称为电力功率半导体模块(power semiconductor module)的半导体装置中，半导体元件会发热，在功率半导体模块的内部发生温度循环，电流流经的部分被施加大的热应力。尤其是，在上述耐高温半导体元件中，由于电流密度和使用温度范围增高，因此会被施加更大的应力。
并且，半导体元件的大面积化也存在困难。因此，在如专利文献1所公开的半导体装置那样，要求将外部电极侧的接合面积设计为必然小于半导体元件的表面电极的半导体装置中，在外部电极侧接合面积变小而电流密度增高，因此对焊锡开裂(crack) 等的容许度也变小。
除此之外，专利文献1所公开的半导体装置由于没有采用缓和在外部电极侧的焊锡上产生的应力的结构，而存在容易诱发焊锡开裂的问题点，因此，存在无法同时实现用于确保良好通电性的高电流密度和装置的高可靠性的问题点。
实用新型内容
本实用新型的目的在于，解决上述问题点，提供一种实现与外部电极的通电性能的提高并且实现装置的高可靠性的焊锡接合结构(solder bonding structure)的半导体装置。
用于解决技术问题的方案
本实用新型所涉及的技术方案1所述的本申请实用新型的半导体装置具有半导体元件(semiconductor element)和外部电极 (external electrode)，其中，所述半导体元件具有一侧主面和另一侧主面，且在一侧主面上设有具有平坦表面的一侧电极；所述外部电极被设置于所述一侧电极的上方，所述外部电极的表面和所述一侧电极的表面相向，所述半导体装置还具有焊锡形成部，该焊锡形成部被形成所述一侧电极的表面和所述外部电极的表面之间，使所述一侧电极和所述外部电极之间电连接，所述一侧电极和所述外部电极在平面视时重叠的区域的至少一部分被规定为所述一侧电极和所述外部电极各自的表面的第1焊锡接合区域和第2焊锡接合区域，所述外部电极具有比其他区域向所述一侧电极的表面侧突出的下垂部(downwardly extending portion)，所述下垂部被设置于包含所述第2 焊锡接合区域的区域，且具有随着靠向焊锡中心点而使所述外部电极的表面与所述一侧电极的表面之间的垂直距离缩短的倾斜部，其中所述焊锡中心点为所述第1焊锡接合区域和所述第2焊锡接合区域的中心位置，从所述一侧电极的所述第1焊锡接合区域开始至所述外部电极的所述第2焊锡接合区域形成有所述焊锡形成部，该焊锡形成部具有包括第1弯曲形状和第2弯曲形状的端面形状，其中，所述第1弯曲形状从所述一侧电极的表面至上方朝向所述焊锡中心点的方向弯曲，所述第2弯曲形状从所述外部电极的表面至下方朝向所述焊锡中心点的方向弯曲。
实用新型效果
技术方案1所述的本申请实用新型的半导体装置中的焊锡形成部具有端面形状，该端面形状包括来自一侧电极的表面的第1弯曲形状和来自外部电极的表面的第2弯曲形状，因此，能够实现分别产生于一侧电极和另一侧电极的第1焊锡接合区域和第2 焊锡接合区域的应力的降低，据此，能够实现焊锡形成部的可靠性的提高。
另外，技术方案1所述的本申请实用新型能够以焊锡形成部具有包括第1弯曲形状和第2弯曲形状的端面形状的形态，将一侧电极和外部电极在平面视时重叠的区域全部设定为第1焊锡接合区域和第2焊锡接合区域，因此，能够通过实现第1焊锡接合区域和第2焊锡接合区域的面积的扩大，来实现一侧电极和外部电极间的通电能力的提高。
通过下面的详细说明和附图，本实用新型的目的、特征、方面和优点更加明确。
附图说明
图1是表示作为本实用新型实施方式1的半导体装置的结构的截面图。
图2是将图1的半导体装置中的注目区域放大的主要部分的截面图。
图3是示意性地表示实施方式1的俯视结构的说明图。
图4是表示实施方式2的半导体装置的结构的截面图。
图5是表示实施方式3的半导体装置的特征部的结构的说明图。
图6是表示实施方式4中第1形态的半导体装置的特征部的结构的说明图。
图7是表示实施方式4中第2形态的半导体装置的特征部的结构的说明图。
具体实施方式
<实施方式1>
(结构)
图1是表示作为本实用新型实施方式1的半导体装置的结构的截面图。图2是将图1所示的半导体装置中的注目区域C11放大的主要部分的截面图。图3是示意性地表示实施方式1的俯视结构的说明图。另外，图3的A-A截面对应于图1所示的结构。另外，图 1～图3中示出XYZ直角坐标系。
如这些图所示，纵向型IGBT等半导体元件1具有表面和背面(一侧主面和另一侧主面)，且在表面上设有表面电极11(一侧电极)，该表面电极11具有平坦的表面。
而且，在表面电极11的上方设有以彼此的表面相向的方式设置的外部电极31。另外，在本说明书中，为了便于说明，将表面电极11和外部电极31间彼此相向的面作为表面。即，在表面电极11中将+Z方向侧的面作为表面，在外部电极31中将-Z方向侧的面作为表面来进行说明。
而且，半导体元件上焊锡21(焊锡形成部)被形成于表面电极11的表面和外部电极31的表面之间，据此使表面电极11 和外部电极31间电连接。
表面电极11和外部电极31在平面视时重叠的全部和大部分区域被规定为表面电极11和外部电极31的表面上的焊锡接合区域R11h和R31h(第1焊锡接合区域和第2焊锡接合区域)。在实施方式1中，如图1和图3所示，示出了焊锡接合区域R11h和焊锡接合区域R31h在平面视时完全一致的形态。
外部电极31具有比其他区域向表面电极11的表面侧 (-Z侧)突出的下垂部31a。也可以使下垂部31a的平面形状与焊锡接合区域R31h一致。
该下垂部31a被设置于包括焊锡接合区域R31h的区域，且具有随着靠向焊锡中心点HC(参照图3)方向而使外部电极31 的表面与表面电极11的表面之间的垂直距离DA缩短的倾斜部31s，其中焊锡中心点HC是焊锡接合区域R11h和R31h的中心位置。例如，如图2所示，位于作为焊锡中心点HC方向的+X方向侧的垂直距离DA1比位于相对的-X方向侧的垂直距离DA2缩短。另外，包括焊锡中心点HC的下垂部31a的底面部31m呈垂直距离DA一定的平坦结构。
半导体元件上焊锡21从表面电极11的焊锡接合区域 R11h形成到外部电极31的焊锡接合区域R31h。准确而言，在表面电极11上的焊锡接合区域R11h形成有焊锡接合用金属膜13，通过形成于该焊锡接合用金属膜13上的半导体元件上焊锡21来进行表面电极11和外部电极31的电连接。
如图2所示，半导体元件上焊锡21具有包括倒圆角 (fillet)F1(第1弯曲形状)和倒圆角F2(第2弯曲形状)的端面形状，其中，倒圆角F1从表面电极11的表面至上方(+Z方向)向焊锡中心点HC的方向(图2中为+X方向)弯曲，倒圆角F2从外部电极31的表面至下方(-Z方向)向焊锡中心点HC的方向弯曲。下面，有时将图2所示的具有倒圆角F1和F2的下垂部31a的端面形状称为“上下倒圆角结构”。
如此，半导体元件1的表面电极11和外部电极31间在焊锡接合区域R11h和R31h，通过半导体元件上焊锡21被焊锡接合，据此，进行表面电极11和外部电极31间的电连接。
作为彼此相同的焊锡接合区域R11h和R31h的平面形状，考虑至少一个以上的平面视时为矩形的形状。例如也可以如图3 所示，采用如下结构：设有角部被以曲率半径r2磨圆的平面视时为矩形形状的2个焊锡接合区域R11h和R31h。另外，在图3所示的结构中，下垂部31a的底面部31m也以平面视时为矩形的形状来形成，且设定了底面部31m的外周与焊锡接合区域R11h(R31h)的外周之间的平面距离r1。在图3所示的结构中，下垂部31a也对应于2个焊锡接合区域R31h设有2个，半导体元件上焊锡21也对应于焊锡接合区域R11h和R31h设有2个。
如此，通过设置对应于多个焊锡接合区域R11h和R31h 的多个半导体元件上焊锡21来实现表面电极11和外部电极31间的电连接，据此，例如能够避开表面电极11上的栅极(gate)配线形成区域等不希望形成焊锡的区域，得到能够实现表面电极11和外部电极31间的柔性(flexible)地电连接的效果。
如图3所示，将焊锡接合区域R11h和R31h形成为平面视时为矩形形状的理由在于，一般而言，半导体元件1一般是将晶圆切成矩形形状(长方形)而得到的，通过将焊锡接合区域R11h 的形状与半导体元件1同样地也形成为矩形形状，能够确保与半导体元件1的终端部之间有一定的距离，且能够获得最大的接合面积。
另外，如图3所示，优选焊锡接合区域R11h的角部被以曲率半径r2倒角。其理由在于，在半导体元件上焊锡21向角部浸润扩展时，如果是直角，则会由于焊锡的表面张力而难以在角度陡翘的形状上浸润扩展，因此，倒角成曲状来使角部的角度和缓，据此能够使焊锡可靠地向焊锡接合区域R11h和R31h的整个区域浸润扩展。
如上所述，焊锡接合区域R11h和焊锡接合区域R31h 被形成为平面视时彼此为相同形状，因此，能够分别在焊锡接合区域R31h和焊锡接合区域R11h中，使与半导体元件上焊锡21接合的焊锡浸润角(焊锡夹角)相等，形成双方共同的焊锡倒圆角形状(倒圆角F2和F1)。
如上所述，外部电极31的下垂部31a具有平坦的底面部31m。在俯视半导体装置101时，底面部31m的各边位于焊锡接合区域R31h的外周的对应边的内侧，且与该对应边具有一定的平面距离r1。如上所述，焊锡接合区域R31h和焊锡接合区域R11h的平面形状相同，矩形形状的角部被以曲率半径r2倒角成曲状，因此，焊锡接合区域R31h的外周也被以同一曲率半径r2倒角。
此时，使曲率半径r2＝平面距离r1，据此，下垂部31a 的焊锡接合区域R31h即使在成为拐点的角部也能够形成平缓的棱线，且能够将棱线形成于矩形形状的角部以外，其结果，能够避免从半导体元件上焊锡21产生的应力集中。另外，棱线是指：下垂部 31a的焊锡接合区域R31h和底面部31m之间的棱线。
例如，当将焊锡接合区域R11h的相对于平面坐标的变量作为上述的垂直距离DA，将焊锡接合区域R11h的面积和垂直距离DA相乘得到的体积作为设想体积V2时，半导体元件上焊锡21 的实际的焊锡体积V1满足“设想体积V2＞焊锡体积V1”。其理由在于，通过使“V2＞V1”，半导体元件上焊锡21能够形成具有上述上下倒圆角结构的端面形状。
另外，如图1和图3所示，优选在外部电极31的下垂部31a的底面部31m，以焊锡中心点HC为中心来设置沿着Z方向贯通外部电极31的通孔31t。
通过在半导体装置101的外部电极31上设置通孔31t，在形成半导体元件上焊锡21时多余的焊锡流入通孔31t，由此来吸收多余焊锡，因此，即使在半导体元件上焊锡21略多时，也能够可靠地在半导体元件上焊锡21的侧面形成上下倒圆角结构。
如此，作为半导体元件上焊锡21的端面形状，设置上下倒圆角结构，据此，能够将在半导体元件上焊锡21和外部电极31 的倾斜部31s的端部形成焊锡时的截面角度、和在半导体元件上焊锡21和焊锡接合用金属膜13的端部形成焊锡时的截面角度、即2 个焊锡夹角(焊锡浸润角)均控制在90度以下。
即，如图2所示，能够将外部电极31侧的焊锡夹角θH1 和表面电极11侧的焊锡夹角θH2均控制在90度以下。另外，由于小的焊锡夹角能够降低焊锡应力，因此优选小的焊锡夹角，例如有焊锡夹角在60度以下时焊锡应力减半的实例。
IGBT等半导体元件1例如在表面和背面(一侧主面和另一侧主面)上具有表面电极11和背面电极12。背面电极12通过半导体元件下焊锡22与基板电极38电连接并且接合。
表面电极11优选为例如由含有95％以上的Al(铝)的材料构成的金属膜。作为半导体元件1的表面电极11采用含有95％以上Al的材料的理由在于，作为使用了Si衬底或SiC(碳化硅)衬底等各种衬底的半导体元件1的电极，能够通过周知的现有方法来容易地形成和加工，另外，一般通过与表面电极11共同的制造工序来形成控制端子用的电极(后述的局部表面电极11g)，在将金属线接合(引线键合(wire bond))于该控制端子用电极时也能够确保连接可靠性优异的接合。
由于难以将例如SnAgCu系的无Pb焊锡接合于含有 95％以上Al的材料的表面电极11表面上，因此通过在表面电极11 之上形成焊锡接合用金属膜13来确保与焊锡的接合性和焊锡浸润性。另外，“焊锡浸润性”是指：表示与焊锡接合对象的焊接难易度的结合难易度等焊锡特性。
作为焊锡接合用金属膜13，例如考虑由层压金属膜来构成，该层压金属膜包括主要由Ni(镍)构成的金属膜(焊锡接合用镍膜)，并且在其上形成有用于防氧化的由Au(金)构成的金属膜。作为用于焊锡接合用金属膜13的主要金属膜采用Ni的理由在于，能够容易地与焊锡形成金属间化合物，获得良好且稳定的焊锡接合。
如此，将包括焊锡接合用镍膜的焊锡接合用金属膜13 形成在表面电极11的焊锡接合区域R11h上，其中，焊锡接合用镍膜使用了作为与半导体元件上焊锡21的接合性优异的构成材料的 Ni，据此，能够实现在焊锡接合区域R11h的焊锡浸润性的提高。
另外，构成焊锡接合用金属膜13的Ni和Au例如可以通过以溅射(sputtering)等为代表的气相沉积法、或包括含P(磷) 的无电解电镀法的湿式电镀法来形成。作为通过气相沉积法来形成焊锡接合用金属膜13的方法，例如可列举隔着金属掩膜来溅射金属膜的掩膜溅射(mask sputtering)法和JET剥离(lift-off)法，其中， JET剥离法为：在用光致抗蚀剂(photoresist)覆盖焊锡接合区域R11h 以外之后进行溅射金属膜处理，通过以高压吹送有机溶剂来按照光致抗蚀剂去除焊锡接合区域R11h以外的金属膜。作为通过湿式电镀法来形成焊锡接合用金属膜13的方法，例如可列举如下方法：将焊锡接合区域R11h的表面电极11露出，将除此以外的部分用覆盖膜覆盖，通过使用锌酸盐(zincate)法的湿式电镀法来使焊锡接合用金属膜13生长，来在焊锡接合区域R11h选择性地形成焊锡接合用金属膜13。尤其是，在半导体元件1和周边材料暴露于高温下的半导体装置中，由于焊锡接合用金属膜13向半导体元件上焊锡21中扩散，其厚度逐渐减小，使得接合可靠性劣化，因此优选厚的焊锡接合用金属膜13，在用湿式电镀法形成焊锡接合用金属膜13的情况下，能够通过延长在电镀液中的浸渍时间，来容易地形成厚的金属膜。
外部电极31例如用由Cu(铜)构成的金属板来形成。外部电极31中使用Cu的理由在于，能够通过冲压等加工来容易地加工成任意形状，另外，能够容易地与焊锡接合，且能够实现高通电能力，因此适合于作为外部电极31。下垂部31a例如可以通过对冲压加工后的板状外部电极结构使用与下垂部相对应的挤压模具来形成。此外，例如可以将与下垂部31a相对应的金属板用锡焊或钎焊(brazing)等接合于平坦的外部电极主要部，来形成外部电极31。
在用Cu单体结构来形成外部电极31的情况下，能够比较容易地与半导体元件上焊锡21接合，能够通过比较容易的加工处理来获得通电能力高的外部电极31。
如图1所示，衬底电极38上设有不同于外部电极31 的外部电极35，焊锡接合区域R11h以外的局部表面电极11g通过焊锡接合用金属膜13和控制配线37来与控制电极36电连接。另外，局部表面电极11g作为IGBT的栅极电极等而发挥功能，通常，局部表面电极11g被形成为不与被形成于焊锡接合区域R11h的表面电极 11电连接。
如此，半导体装置101产品以安装有多个外部电极31 和外部电极35与控制电极36的模块形式完成。
而且，如图1所示，例如，半导体元件1(包括表面电极11(11g)、背面电极12和焊锡接合用金属膜13)、半导体元件上焊锡21、半导体元件下焊锡22、外部电极31的至少一部分、外部电极35的至少一部分、控制电极36的至少一部分被树脂41密封。通过由树脂41密封，能够防止半导体元件1和周边的接合结构由于来自外部的异物或湿气而破损、污染、短路，因此，不仅可靠性提高，而且，半导体装置101的处理变得容易，成品率也提高。除此之外，还能够在将半导体装置101通电时，抑制外部电极31由于发热而膨胀，能够提高外部电极31的焊锡接合区域R31h的可靠性。
如此，能够通过由树脂41密封外部电极31的至少一部分、半导体元件1和半导体元件上焊锡21，来使树脂形成后的半导体装置101的处理变得容易，成品率提高，并且，能够通过抑制向半导体元件1的吸附和异物附着，来实现可靠性的提高。
另外，当设树脂41、半导体元件1、外部电极31的线膨胀系数分别为α4、α1、α3时，使其关系为α1(第1线膨胀系数) ＜α4(第2线膨胀系数)＜α3(第3线膨胀系数)，据此，能够抑制外部电极31和树脂41剥离，并且还能够抑制对半导体元件1发生树脂应力，因此能够提高可靠性。
作为形成树脂41的方法，可列举使用模具通过高压注入树脂41的传递模塑成型(transfer molding)法和更低价的、通过填充树脂来形成树脂41的灌封(potting)法。在实施方式1的半导体装置101中，由于在间隙容易变窄的外部电极31和半导体元件1 间的半导体元件上焊锡21形成上下倒圆角结构，因此细部也容易被注入树脂，适合使用低价的灌封法。
具体而言，使用向暂时被固定的半导体元件1、半导体元件上焊锡21和外部电极31等的树脂形成对象区域排出液态树脂并加热使其硬化的灌封法，来实施树脂形成处理，据此，以覆盖外部电极35的至少一部分、半导体元件1和半导体元件上焊锡21的方式来形成树脂41。
如此，作为形成树脂41的工序，执行使用了可比较低价地进行的灌封法的树脂形成处理，来制造半导体装置101，据此，能够由树脂41密封半导体元件1、半导体元件上焊锡21和外部电极 35等，而不会使半导体元件1和外部电极31之间产生未填充部位。
被形成于半导体元件1的保护环(guard ring)等耐压保持区域上，不形成表面电极11而形成有保护膜14。通过保护膜 14，能够缓和由于冷热循环等而产生的来自树脂41的应力，能够防止保护环等耐压保持区域被应力破坏。
保护膜14例如为由聚酰亚胺(polyimide)构成的绝缘膜(聚酰亚胺膜)，厚度为2～20μm左右。在聚酰亚胺膜使用感光性聚酰亚胺，通过光刻法(lithography)形成的情况下，或使用非感光性聚酰亚胺并且并用感光性抗蚀剂，将该感光性抗蚀剂通过光刻法加工成所希望的形状，通过使用加工后的抗蚀剂对聚酰亚胺进行加工这样的比较简单的制造工序，能够形成覆盖耐压保持区域的形状的保护膜14。并且，能够通过作为聚酰亚胺膜的保护膜14，来耐受包括形成半导体元件上焊锡21和树脂41的处理的、实装半导体元件1时的热处理。
例如，能够使用上述的保护膜14来作为通过上述湿式电镀法来形成焊锡接合用金属膜13时的覆盖膜。
即，能够在实施方式1的半导体装置101的制造方法中，实施形成保护膜14和焊锡接合用金属膜13的下面的步骤(a)、 (b)。
步骤(a)：在半导体元件1表面上，从包含没有形成表面电极11的耐压保持区域的区域到表面电极11的表面的焊锡接合区域R11h的外缘部来形成保护膜14(参照图1)。其结果，保护膜14具有从耐压保持区域只延展所需范围的形状，以使得不仅覆盖耐压保持区域，还覆盖焊锡接合区域R11h以外的表面电极11。
步骤(b)：以保护膜14为掩膜，使用湿式电镀法，在表面电极11的表面的焊锡接合区域R11h上形成焊锡接合用金属膜13。
通过实施包括上述步骤(a)、(b)的半导体装置101 的制造方法，将保护膜14作为用于形成焊锡接合用金属膜13的掩膜来使用，据此，在使用湿式电镀法的情况下，也能够不增加工序而形成作为掩膜的保护膜14，能够削减半导体装置101的制造成本。
如此，在半导体元件1的表面上，包括没有形成表面电极11的区域来选择性地设置保护膜14，据此，树脂41的形成工序以前的半导体元件1的处理变得容易，成品率提高，同时，由于受到来自树脂41的应力而导致半导体元件1中的保护环等耐压保持区域被破坏的情况得到抑制，可靠性提高。
作为使用半导体元件上焊锡21来将半导体元件1和外部电极31焊锡接合的方法，例如可列举熔融焊锡滴下法和回流焊法，其中，熔融焊锡滴下法是通过使熔融的焊锡从上述的通孔31t流入来进行焊锡接合的方法，回流焊法是通过将固相或膏(paste)状的焊锡设置在焊锡接合区域R11h上进行回流焊(reflow)来进行焊锡接合的方法。
回流焊法为通过在还原气氛中使配置在表面电极11的表面和外部电极31的表面之间的固相或膏状的焊锡材料熔融，来获得半导体元件上焊锡21的方法。
在实施方式1的半导体装置101中，由于需要使半导体元件上焊锡21的体积稳定，因此使用固相或膏状的焊锡而易于控制焊锡量的上述的回流焊法是适合的方法。
在外部电极31和半导体元件上焊锡21的表面发生氧化而形成有氧化膜的情况下，焊锡浸润性降低，因此发生焊锡浸润不良。因此，在实施方式1的半导体装置101中，半导体元件上焊锡21向外部电极31的下垂部31a浸润扩展很重要，因此，通过上述的回流焊法，在还原气氛下去除上述的氧化膜，在焊锡浸润性良好的状况下使焊锡向下垂部31a的焊锡接合区域R31h扩展，据此能够以良好的精度来获得具有上下倒圆角结构的半导体元件上焊锡21。
另外，在将半导体元件上焊锡21用的焊锡材料熔融来接合外部电极31和半导体元件1的过程中，即使熔融的焊锡内部产生气泡，也会由于下垂部31a的存在，而易于将气泡向焊锡外侧排出，因此，能够减少实装后的焊锡空洞。
(动作、作用和效果)
根据实施方式1中的半导体装置101，能够通过设置于半导体元件上焊锡21的上下倒圆角结构，来降低在装置动作时等发生的冷热循环中半导体元件上焊锡21的组织发生疲劳变形，尤其是半导体元件上焊锡21的端部产生的应力。
由于上下倒圆角结构是不仅形成有半导体元件1侧的倒圆角F1而且在外部电极31侧也形成有倒圆角F2的结构，因此，能够同时降低半导体元件1侧和外部电极31侧双方的焊锡应力，获得可靠性高的接合结构，同时，由于能够将外部电极31侧的焊锡接合区域R31h的面积扩大到与半导体元件1的焊锡接合区域R11h同等程度，因此，也能够维持通电性能。在使用温度范围为更高温且难以将芯片大面积化的、例如使用SiC等化合物半导体的半导体装置中，通过实施方式1的半导体装置101获得的效果尤其有效。
即，以SiC(碳化硅)为构成材料的半导体元件1对应于高温，可能在更严酷的温度条件下使用，由于实现了半导体元件上焊锡21的可靠性的提高，因此，即使半导体元件1成为高温、表面电极11和外部电极31也成为高温状态，装置也能够稳定地进行动作。
在形成于外部电极31的下垂部31a表面涂布半导体元件上焊锡21，据此，半导体元件上焊锡21的端部形状呈向形成有焊锡中心点HC的内侧凹进的形状、即上下倒圆角结构，因此，能够在半导体元件1侧、外部电极31侧双方形成倒圆角F1和F2。下垂部31a的结构为，与半导体元件1的焊锡接合用金属膜13的垂直距离DA，从半导体元件1的焊锡中心点HC至外侧逐渐变大，因此，能够确保半导体元件1的终端部和外部电极31的绝缘距离，并且能够抑制半导体元件上焊锡21的有效厚度，因此，能够降低从焊锡产生的应力。
如此，实施方式1的半导体装置101中的半导体元件上焊锡21(焊锡形成部)具有端面形状，该端面形状包括来自表面电极11(一侧电极)表面的倒圆角F1(第1弯曲形状)和来自外部电极31表面的倒圆角F2(第2弯曲形状)。其结果，能够实现分别产生于表面电极11和外部电极31的焊锡接合区域R11h和R31h的应力的降低，因此，能够实现半导体元件上焊锡21的可靠性的提高。
另外，能够以半导体装置101的半导体元件上焊锡21 具有上下倒圆角结构、且该上下倒圆角结构具有倒圆角F1和倒圆角 F2的形态，将表面电极11和外部电极31在平面视时重叠的区域全部设定为焊锡接合区域R11h和R31h，因此，能够通过实现焊锡接合区域R11h和R31h的面积的扩大，来实现表面电极11和外部电极 31间的通电能力的提高。
其结果，能够获得可长期使用并且实现了成品率的提高的半导体装置101。
除此之外，焊锡接合区域R11h和R31h呈平面形状为矩形形状，可能成为与平面形状为矩形形状的倾向高的半导体元件1 相似的关系，据此，能够在设计阶段有效地实现焊锡接合区域R11h 和R31h的形成面积的扩大。
并且，焊锡接合区域R11h和R31h的平面形状呈角部被倒角后的倒角矩形形状，据此，能够缓和半导体元件上焊锡21中的焊锡接合区域R11h和R31h的应力集中，并且，能够容易地使焊锡向角部浸润扩展，能够实现焊锡接合区域R11h和R31h的可靠性的进一步提高和生产性的提高。
另外，通过将焊锡接合区域R11h和焊锡接合区域R31h 设定为平面视时完全重叠(重合)的相同形状，能够更可靠地在半导体元件上焊锡21形成倒圆角F1和F2。
<实施方式2>
(结构)
图4是表示实施方式2的半导体装置102的结构的截面图。下面，对与图1～图3所示的实施方式1的半导体装置101同样的结构部分标注同一标记，并适当省略说明，以与实施方式1的不同点为中心进行说明。另外，图4中示出XYZ直角坐标系。
在实施方式2的半导体装置102中，替代外部电极31 而使用了外部电极50这一点与实施方式1不同。外部电极50例如呈复合金属板结构，以金属板51为母材，在母材的表面和背面形成 Cu金属片52，其中，金属板51由线膨胀系数比Cu低的金属材料构成。另外，图4所示的下垂部50a、底面部50m和注目区域C12对应于图1～图3所示的半导体装置101的下垂部31a、底面部31m和注目区域C11。
例如，通过在线膨胀系数比Cu低的金属板51的表面和背面贴上Cu金属片52(铜形成层)，能够获得表面和背面为Cu 层的外部电极50。此外，例如可以在线膨胀系数比Cu低的金属板 51上，通过电镀加工来形成作为Cu膜的Cu金属片52。电镀加工例如也可以使用无电解电镀法，但通过将金属板51作为电极使用，能够比较容易地形成膜厚厚的Cu金属片52，因此，优选使用电解电镀法。作为线膨胀系数比Cu低的金属板51，例如可以使用含有Fe (铁)的Ni合金。
(动作、效果和作用)
通过使外部电极50以线膨胀系数比Cu低的金属板51为母材，能够使线膨胀系数接近半导体元件1，因此，能够抑制在半导体装置 102动作时等发生的冷热循环中所产生的外部电极50的变形。
并且，通过在外部电极50的表面和背面形成Cu金属片52层，能够降低外部电极50的表面和背面的电阻，同时，还能够确保外部电极50的焊锡接合性、以及与半导体元件上焊锡21的接合界面的可靠性，因此，能够实现可靠性更高的半导体装置102。
如此，在实施方式2的半导体装置102中，能够通过被形成于外部电极50的表面和背面的、作为铜形成层的Cu金属片 52，来确保通电性能和与半导体元件上焊锡21的焊锡浸润性，且能够通过作为外部电极50的母材的金属板51来使线膨胀系数接近半导体元件1，因此，除了实施方式1的效果外，还能够取得同时实现通电性以及焊锡浸润性和装置的可靠性的效果。
<实施方式3>
(结构)
图5是表示实施方式3的半导体装置103的特征部分的结构的说明图。图5表示与图1所示的实施方式1的半导体装置101中的注目区域C11或图4所示的实施方式2的半导体装置102中的注目区域C12相对应的部位的结构。
下面，对同一结构部分标注同一标记并省略说明，参照图5以与实施方式1和实施方式2的不同点为中心，来对实施方式3的半导体装置103进行说明。
在外部电极31(50)中，在包括焊锡接合区域R31h 的下垂部31a(50a)的表面上，形成焊锡浸润性比外部电极31好的覆盖膜32，这一点与实施方式1和实施方式2不同。
覆盖膜32例如为作为由Ni构成的金属膜的镍覆盖膜。覆盖膜32例如仅形成于外部电极31中的下垂部31a(50a)的表面，除此之外的区域不形成覆盖膜32，而露出外部电极31的表面。作为形成Ni来作为覆盖膜32的方法，例如可列举用无电解电镀法形成 Ni的方法。由于下垂部31a从外部电极31的其他区域向半导体元件 1侧突出，因此，能够仅将下垂部31a浸渍于电镀液，而能够容易地进行局部电镀。例如，也可以通过对外部电极31通电来使用电解电镀。
(动作、效果和作用)
实施方式3的半导体装置103除了具有外部电极31的实施方式 1或具有外部电极50的实施方式2的效果外，还取得下面的效果。
半导体装置103通过在外部电极31中的包括焊锡接合区域R31h的下垂部31a的表面形成焊锡浸润性比外部电极31好的覆盖膜32，能够促进半导体元件上焊锡21相对于下垂部31a的浸润扩展，更可靠地形成外部电极31侧的倒圆角F2。
除此之外，半导体装置103通过选择性地仅在外部电极31的表面的下垂部31a形成覆盖膜32，能够更可靠地使半导体元件上焊锡21的浸润扩展仅停留于下垂部31a，因此获得提高半导体元件上焊锡21的形状控制性的效果。
另外，通过使用以Ni为构成材料的镍覆盖膜来作为覆盖膜32，能够用比较容易的方法来形成焊锡浸润性比Cu好的覆盖膜32，由此能够提高焊锡接合区域R31h的接合可靠性。
(变形例)
作为实施方式3的变形例，作为覆盖膜32例如可以使用以Au (金)为构成材料的金覆盖膜。由Au构成的金覆盖膜与由Ni构成的镍覆盖膜同样，可以通过电镀法来形成。
通过使用金覆盖膜作为覆盖膜32，在与作为焊锡主要成分的Sn(锡)发生了反应时，形成Sn-Au系金属间化合物，但由于Sn-Au系金属间化合物的2元系的熔点上升少，因此，能够抑制与作为金覆盖膜的覆盖膜32发生了反应的焊锡由于熔点上升而凝固。另外，Au的表面不容易氧化，能够实现高焊锡浸润性，因此，能够更可靠地形成外部电极31侧的倒圆角F2。
<实施方式4>
(第1形态：结构)
图6是表示本实用新型实施方式4中的第1形态的半导体装置 104A的特征部的结构的说明图。图6表示与图1所示的实施方式1 的半导体装置101中的注目区域C11或图4所示的实施方式2的半导体装置102中的注目区域C12相对应的部位的结构。
下面，对同一结构部分标注同一标记并省略说明，参照图6以与实施方式1和实施方式2的不同点为中心，来对作为实施方式4的第1形态的半导体装置104进行说明。
如图6所示，半导体装置104A的特征在于，在外部电极31(50)的表面侧，在比焊锡接合区域R31h位于外周侧的下垂部外周部31b上形成有覆盖膜33(焊锡形成防止膜)。另外，在图 6中，将外部电极31中的比下垂部31a(50a)靠外周侧的区域作为下垂部外周部31b。
覆盖膜33有助于作为阻碍焊锡扩展的结构的焊锡形成防止结构。覆盖膜33例如使用焊锡浸润性比外部电极31低的构成材料来形成。作为覆盖膜33，例如考虑以阻焊剂(solder resist)为构成材料的覆盖膜。在这种情况下，通过将阻焊剂印刷于外部电极 31，进行加热干燥、掩膜曝光、显影、加热硬化，据此，能够在使下垂部31a的焊锡接合区域R31h露出的同时，选择性地将以阻焊剂为构成材料的覆盖膜33仅形成于下垂部外周部31b。
(动作和作用)
通过在外部电极31中在比焊锡接合区域R31h靠外侧的下垂部外周部31b形成作为焊锡形成防止结构的覆盖膜33，能够更可靠地使半导体元件上焊锡21的浸润扩展仅停留于焊锡接合区域R31h，因此半导体元件上焊锡21的形状控制性更显著地提高。此时，通过采用焊锡浸润性比外部电极31低的覆盖膜33作为焊锡形成阻碍结构，能够更可靠地防止焊锡向下垂部31a的外侧浸润扩展。
通过使用阻焊剂作为覆盖膜33的结构材料，能够可靠地防止焊锡浸润扩展，同时能够实现与树脂41的粘合性的提高。
(第2形态：结构)
图7是表示本实用新型实施方式4中的第2形态的半导体装置 104B的特征部的结构的说明图。图7表示与图1所示的实施方式1 的半导体装置101中的注目区域C11或图4所示的实施方式2的半导体装置102中的注目区域C12相对应的部位的结构。
下面，对同一结构部分标注同一标记并省略说明，参照图7以与实施方式1和实施方式2的不同点为中心，来对作为实施方式4的第2形态的半导体装置104B进行说明。
如该图所示，在外部电极31的表面侧，在作为比焊锡接合区域R31h和下垂部31a靠外侧的区域的下垂部外周部31b，作为焊锡形成防止结构形成有凹凸加工部34(凹凸结构)。凹凸加工部34例如通过用与凹凸加工部34形状相对应的模具挤压外部电极 31来制造。除此之外，例如也可以在外部电极31的下垂部外周部 31b的表面，形成仅使与凹凸加工部34的凹部相对应的部分露出的形状的抗蚀剂，隔着抗蚀剂进行蚀刻(etching)，除去该抗蚀剂，据此来形成凹凸加工部34。
如此，作为实施方式4的第2形态的半导体装置104B，在外部电极31的下垂部外周部31b形成凹凸加工部34，据此能够更可靠地防止焊锡向下垂部31a的外侧浸润扩展，同时能够提高与树脂41的粘合性。
(效果)
实施方式4的半导体装置104(104A和104B)除了具有外部电极31的实施方式1或具有外部电极50的实施方式2的效果外，还取得下面的效果。
如此，实施方式4的半导体装置104在作为外部电极 31的焊锡接合区域R31h的区域的下垂部外周部31b，设置作为覆盖膜33或凹凸加工部34的焊锡形成防止结构，据此能够防止向下垂部外周部31b形成焊锡，由此能够以良好的稳定性来形成半导体元件上焊锡21中的倒圆角F2。
作为第1形态的半导体装置104A通过作为焊锡形成防止膜的覆盖膜33来可靠地防止向下垂部外周部31b形成焊锡，提高焊锡形状控制性，据此能够实现装置的成品率和可靠性的提高。
作为第2形态的半导体装置104B通过凹凸加工部34 (凹凸结构)来可靠地防止向下垂部外周部31b形成焊锡，提高焊锡形状控制性，据此能够实现装置的成品率和可靠性的提高。并且，在设置树脂41时，树脂41进入凹凸加工部34的凹部，据此能够提高与树脂41的粘合性，实现半导体装置104B的可靠性的进一步提高。
<其他>
在实施方式1～实施方式4的半导体装置101～104(104A、104B) 中，列举了IGBT作为半导体元件1的例子，但除此之外，也可以将功率MOSFET、整流二极管等其他器件作为半导体元件1来构成。无论哪种情况，只要能够在外部电极31(50)上形成下垂部31a(50a)，将下垂部31a和半导体元件1焊锡接合，且形成焊锡倒圆角(倒圆角F1和F2)，就能够达成实施方式1～实施方式4的效果、即实现装置的通电能力和可靠性的提高的效果。
并且，本实用新型中，作为半导体元件1，没有理由特别限定于功率器件，而可以一般应用半导体器件。此外，在具有本实用新型的特征的范围内，可采用各种各样的形态。
详细地对本实用新型进行了说明，但上述说明在所有方面均是例示，而并非将本实用新型限定于此。可以想到未例示的无数变形例均包含于本实用新型的范围内。
即，本实用新型在其实用新型范围内，能够将各实施方式自由组合，或将各实施方式适当地变形、省略。
附图标记说明
1：半导体元件；11：表面电极；12：背面电极；13：焊锡接合用金属膜；14：保护膜；21：半导体元件上焊锡；22：半导体元件下焊锡；31、35、50：外部电极；31a、50a：下垂部；32、33：覆盖膜；34：凹凸加工部；36：控制电极；41：树脂；51：金属板；52：Cu金属片；101～103、104A、104B：半导体装置。

Claims (58)

1.一种半导体装置，其特征在于，
具有半导体元件和外部电极，其中，
所述半导体元件具有一侧主面和另一侧主面，且在一侧主面上设有具有平坦表面的一侧电极；
所述外部电极被设置于所述一侧电极的上方，
所述外部电极的表面和所述一侧电极的表面相向，
还具有焊锡形成部，该焊锡形成部被形成于所述一侧电极的表面和所述外部电极的表面之间，使所述一侧电极和所述外部电极之间电连接，
所述一侧电极和所述外部电极在平面视时重叠的区域的至少一部分被规定为所述一侧电极和所述外部电极各自的表面的第1焊锡接合区域和第2焊锡接合区域，
所述外部电极具有比其他区域向所述一侧电极的表面侧突出的下垂部，所述下垂部被设置于包含所述第2焊锡接合区域的区域，且具有随着靠向焊锡中心点而使所述外部电极的表面与所述一侧电极的表面之间的垂直距离缩短的倾斜部，其中所述焊锡中心点为所述第1焊锡接合区域和所述第2焊锡接合区域的中心位置，
从所述一侧电极的所述第1焊锡接合区域开始至所述外部电极的所述第2焊锡接合区域形成有所述焊锡形成部，该焊锡形成部具有包括第1弯曲形状和第2弯曲形状的端面形状，其中，所述第1弯曲形状从所述一侧电极的表面至上方朝向所述焊锡中心点的方向弯曲，所述第2弯曲形状从所述外部电极的表面至下方朝向所述焊锡中心点的方向弯曲。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域的平面形状呈矩形形状。
3.根据权利要求2所述的半导体装置，其特征在于，
作为所述第1焊锡接合区域和所述第2焊锡接合区域的平面形状的矩形形状呈角部被倒角后的倒角矩形形状。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域呈平面视时完全重叠的相同形状。
5.根据权利要求3所述的半导体装置，其特征在于，
所述下垂部具有平坦的底面部，该底面部包括所述焊锡中心点，且距所述一侧电极的表面的距离一定，
使从所述第2焊锡接合区域的外周到所述底面的外周的平面距离和所述倒角矩形形状中的角部的曲率半径相等。
6.根据权利要求5所述的半导体装置，其特征在于，
所述外部电极在包括所述底面部的所述下垂部具有从表面向背面贯通的通孔。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述外部电极是以铜为构成材料的单体结构。
8.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述外部电极包括：
金属板，其由线膨胀系数比铜低的金属材料构成；和
铜形成层，其至少形成于所述金属板的表面上，且以铜为构成材料。
9.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
还具有覆盖膜，该覆盖膜至少设置于所述外部电极的表面的所述第2焊锡接合区域上，且由焊锡浸润性比所述外部电极优异的构成材料形成。
10.根据权利要求7所述的半导体装置，其特征在于，
还具有覆盖膜，该覆盖膜至少设置于所述外部电极的表面的所述第2焊锡接合区域上，且由焊锡浸润性比所述外部电极优异的构成材料形成。
11.根据权利要求8所述的半导体装置，其特征在于，
还具有覆盖膜，该覆盖膜至少设置于所述外部电极的表面的所述第2焊锡接合区域上，且由焊锡浸润性比所述外部电极优异的构成材料形成。
12.根据权利要求9所述的半导体装置，其特征在于，
所述覆盖膜仅形成于所述外部电极的表面的所述下垂部上。
13.根据权利要求9所述的半导体装置，其特征在于，
所述覆盖膜是以镍为构成材料的镍覆盖膜。
14.根据权利要求12所述的半导体装置，其特征在于，
所述覆盖膜是以镍为构成材料的镍覆盖膜。
15.根据权利要求9所述的半导体装置，其特征在于，
所述覆盖膜是以金为构成材料的金覆盖膜。
16.根据权利要求12所述的半导体装置，其特征在于，
所述覆盖膜是以金为构成材料的金覆盖膜。
17.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述外部电极具有比所述第2焊锡接合区域位于外周侧的下垂部外周部，
所述下垂部外周部具有焊锡形成防止结构，该焊锡形成防止结构防止在形成所述焊锡形成部时焊锡的形成。
18.根据权利要求7所述的半导体装置，其特征在于，
所述外部电极具有比所述第2焊锡接合区域位于外周侧的下垂部外周部，
所述下垂部外周部具有焊锡形成防止结构，该焊锡形成防止结构防止在形成所述焊锡形成部时焊锡的形成。
19.根据权利要求8所述的半导体装置，其特征在于，
所述外部电极具有比所述第2焊锡接合区域位于外周侧的下垂部外周部，
所述下垂部外周部具有焊锡形成防止结构，该焊锡形成防止结构防止在形成所述焊锡形成部时焊锡的形成。
20.根据权利要求9所述的半导体装置，其特征在于，
所述外部电极具有比所述第2焊锡接合区域位于外周侧的下垂部外周部，
所述下垂部外周部具有焊锡形成防止结构，该焊锡形成防止结构防止在形成所述焊锡形成部时焊锡的形成。
21.根据权利要求12所述的半导体装置，其特征在于，
所述外部电极具有比所述第2焊锡接合区域位于外周侧的下垂部外周部，
所述下垂部外周部具有焊锡形成防止结构，该焊锡形成防止结构防止在形成所述焊锡形成部时焊锡的形成。
22.根据权利要求13所述的半导体装置，其特征在于，
所述外部电极具有比所述第2焊锡接合区域位于外周侧的下垂部外周部，
所述下垂部外周部具有焊锡形成防止结构，该焊锡形成防止结构防止在形成所述焊锡形成部时焊锡的形成。
23.根据权利要求15所述的半导体装置，其特征在于，
所述外部电极具有比所述第2焊锡接合区域位于外周侧的下垂部外周部，
所述下垂部外周部具有焊锡形成防止结构，该焊锡形成防止结构防止在形成所述焊锡形成部时焊锡的形成。
24.根据权利要求17所述的半导体装置，其特征在于，
还具有焊锡形成防止膜，该焊锡形成防止膜形成于所述外部电极的表面侧的所述下垂部外周部上，
所述焊锡形成防止膜由与形成所述外部电极的表面的材料相比焊锡浸润性低的材料构成，所述焊锡形成防止结构包括所述焊锡形成防止膜。
25.根据权利要求24所述的半导体装置，其特征在于，
所述焊锡形成防止膜以阻焊剂为构成材料。
26.根据权利要求24所述的半导体装置，其特征在于，
还具有凹凸结构，该凹凸结构形成于所述外部电极的表面侧的所述下垂部外周部，
所述焊锡形成防止结构包括所述凹凸结构。
27.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
28.根据权利要求7所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
29.根据权利要求8所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
30.根据权利要求9所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
31.根据权利要求12所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
32.根据权利要求13所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
33.根据权利要求15所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
34.根据权利要求17所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
35.根据权利要求24所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
36.根据权利要求25所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
37.根据权利要求26所述的半导体装置，其特征在于，
所述第1焊锡接合区域和所述第2焊锡接合区域包括多个第1焊锡接合区域和多个第2焊锡接合区域，
所述下垂部包括与所述多个第2焊锡接合区域相对应的多个下垂部，
所述焊锡形成部包括与所述多个第1焊锡接合区域和所述多个第2焊锡接合区域相对应的多个焊锡形成部。
38.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
39.根据权利要求7所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
40.根据权利要求8所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
41.根据权利要求9所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
42.根据权利要求12所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
43.根据权利要求13所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
44.根据权利要求15所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
45.根据权利要求17所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
46.根据权利要求24所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
47.根据权利要求25所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
48.根据权利要求26所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
49.根据权利要求27所述的半导体装置，其特征在于，
还具有覆盖所述外部电极的至少一部分、所述半导体元件和所述焊锡形成部的树脂。
50.根据权利要求38所述的半导体装置，其特征在于，
所述半导体元件具有第1线膨胀系数，
所述树脂具有比所述第1线膨胀系数高的第2线膨胀系数，
所述外部电极具有比所述第2线膨胀系数高的第3线膨胀系数。
51.根据权利要求38所述的半导体装置，其特征在于，
还具有焊锡接合用金属膜，该焊锡接合用金属膜在所述一侧电极的表面上至少形成于所述第1焊锡接合区域上，
所述焊锡形成部隔着所述焊锡接合用金属膜而形成在所述一侧电极的表面上。
52.根据权利要求50所述的半导体装置，其特征在于，
还具有焊锡接合用金属膜，该焊锡接合用金属膜在所述一侧电极的表面上至少形成于所述第1焊锡接合区域上，
所述焊锡形成部隔着所述焊锡接合用金属膜而形成在所述一侧电极的表面上。
53.根据权利要求51所述的半导体装置，其特征在于，
所述焊锡接合用金属膜包括以镍为构成材料的焊锡接合用镍膜。
54.根据权利要求51所述的半导体装置，其特征在于，
所述半导体元件在一侧主面上还具有保护膜，该保护膜至少形成于没有形成所述一侧电极的区域。
55.根据权利要求53所述的半导体装置，其特征在于，
所述半导体元件在一侧主面上还具有保护膜，该保护膜至少形成于没有形成所述一侧电极的区域。
56.根据权利要求54所述的半导体装置，其特征在于，
所述保护膜是厚度为2～20μm的聚酰亚胺膜。
57.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述半导体元件是以碳化硅为构成材料的半导体元件。
58.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述一侧电极由含有95％以上的铝的材料构成。
CN201490001567.4U 2014-10-30 2014-10-30 半导体装置 Active CN207038515U (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/078926 WO2016067414A1 (ja) 2014-10-30 2014-10-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN207038515U true CN207038515U (zh) 2018-02-23

Family

ID=55856798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201490001567.4U Active CN207038515U (zh) 2014-10-30 2014-10-30 半导体装置

Country Status (3)

Country Link
JP (1) JP6479036B2 (zh)
CN (1) CN207038515U (zh)
WO (1) WO2016067414A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111630644A (zh) * 2018-03-02 2020-09-04 新电元工业株式会社 半导体装置及其制造方法
CN112703584A (zh) * 2018-09-26 2021-04-23 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204570A (ja) * 2016-05-11 2017-11-16 株式会社デンソー 半導体装置
CN110447094B (zh) * 2017-03-30 2023-12-12 三菱电机株式会社 半导体装置及其制造方法、及电力变换装置
JP6936310B2 (ja) * 2018-02-27 2021-09-15 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6437700B1 (ja) 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
JP6457144B1 (ja) * 2018-09-19 2019-01-23 株式会社加藤電器製作所 半導体モジュール
WO2020208677A1 (ja) * 2019-04-08 2020-10-15 新電元工業株式会社 半導体装置
WO2020241240A1 (ja) * 2019-05-28 2020-12-03 株式会社オートネットワーク技術研究所 端子付きフレキシブルプリント基板、車両用の配線モジュール、および蓄電モジュール
DE112021002880T5 (de) * 2020-07-20 2023-04-06 Rohm Co., Ltd. Halbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438524Y2 (zh) * 1986-12-19 1992-09-09
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
JP4078993B2 (ja) * 2003-01-27 2008-04-23 三菱電機株式会社 半導体装置
JP4400441B2 (ja) * 2004-12-14 2010-01-20 三菱電機株式会社 半導体装置
JP4815905B2 (ja) * 2005-07-11 2011-11-16 株式会社デンソー 半導体装置およびその製造方法
JP4968195B2 (ja) * 2008-06-24 2012-07-04 株式会社デンソー 電子装置の製造方法
JP2010050395A (ja) * 2008-08-25 2010-03-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5665572B2 (ja) * 2011-01-28 2015-02-04 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111630644A (zh) * 2018-03-02 2020-09-04 新电元工业株式会社 半导体装置及其制造方法
CN111630644B (zh) * 2018-03-02 2023-07-14 新电元工业株式会社 半导体装置及其制造方法
CN112703584A (zh) * 2018-09-26 2021-04-23 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法
CN112703584B (zh) * 2018-09-26 2024-05-14 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
WO2016067414A1 (ja) 2016-05-06
JP6479036B2 (ja) 2019-03-06
JPWO2016067414A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
CN207038515U (zh) 半导体装置
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
CN202454546U (zh) 半导体器件
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
US20170092611A1 (en) Porous metallic film as die attach and interconnect
TWI295846B (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
US8097959B2 (en) Semiconductor device including first and second carriers
DE102014105727A1 (de) Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren
TW200302529A (en) Flip chip type semiconductor device and method of manufacturing the same
CN106981470A (zh) 引线架及其制造方法
US9024204B2 (en) Aresistive device with flexible substrate and method for manufacturing the same
DE102008037835B4 (de) Elektronische Komponente mit Pufferschicht, Herstellungsverfahren dafür und Halbleiteranordnung mit Puffermitteln
JP2019186326A (ja) 半導体装置およびその製造方法
US9196602B2 (en) High power dielectric carrier with accurate die attach layer
US8581378B2 (en) Semiconductor device and method of manufacturing the same
JP2008078561A (ja) 半導体装置及びその製造方法
CN209462744U (zh) 多层基板以及多层基板向电路基板的安装构造
CN106206540B (zh) 半导体装置及其制造方法
US20210289624A1 (en) Module and method of manufacturing the same
JP6392583B2 (ja) 回路基板、および電子装置
JP5613100B2 (ja) 半導体装置の製造方法
US20210166997A1 (en) Semiconductor package using conductive metal structure
TW201212132A (en) A method of semiconductor package with die exposure
CN105355567A (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant