CN206878690U - 总谐波失真优化电路、驱动控制器及开关电源*** - Google Patents

总谐波失真优化电路、驱动控制器及开关电源*** Download PDF

Info

Publication number
CN206878690U
CN206878690U CN201720412690.0U CN201720412690U CN206878690U CN 206878690 U CN206878690 U CN 206878690U CN 201720412690 U CN201720412690 U CN 201720412690U CN 206878690 U CN206878690 U CN 206878690U
Authority
CN
China
Prior art keywords
current
voltage
harmonic distortion
total harmonic
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720412690.0U
Other languages
English (en)
Inventor
郜小茹
孙顺根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Semiconducto Ltd By Share Ltd
Shanghai Bright Power Semiconductor Co Ltd
Original Assignee
Shanghai Semiconducto Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Semiconducto Ltd By Share Ltd filed Critical Shanghai Semiconducto Ltd By Share Ltd
Priority to CN201720412690.0U priority Critical patent/CN206878690U/zh
Application granted granted Critical
Publication of CN206878690U publication Critical patent/CN206878690U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Rectifiers (AREA)

Abstract

本实用新型公开了一种总谐波失真优化电路、驱动控制器及开关电源***。电路包括：补偿电流生成单元，耦接至开关电源***的电感，用于在开关电源***的功率管的每个开关周期内，接收采样电感的电流获取的采样电压，从而根据电感的峰值电流获取峰值电压以生成总谐波失真补偿电流；斜坡电压产生单元，用于根据总谐波失真补偿电流以及一基准电流，生成斜坡电压，以进一步调节功率管的导通时间；其中，电感的峰值电流越高，总谐波失真补偿电流越大，功率管的导通时间也越长，从而降低开关电源***的总谐波失真。本实用新型减小了开关电源***的总谐波失真，提高了功率因数值，从而提高了开关电源***的效率。

Description

总谐波失真优化电路、驱动控制器及开关电源***
技术领域
本实用新型涉及电力电子技术领域，尤其涉及适用于AC/DC开关电源***的总谐波失真优化电路、驱动控制器及开关电源***。
背景技术
功率因数(PF)是电力电子***的一个重要的技术数据，是衡量电力电子设备效率高低的一个系数，越来越多的电力电子设备要求较高的功率因数。功率因数PF和总谐波失真THD有如下关系：
其中，为输入电压和输入电流之间的相移，在相移因数不变时，降低总谐波失真THD可以提高功率因数。
高功率因数AC/DC开关电源，一般采用峰值电流控制，或者恒定导通时间控制，两者本质上是一样的。
参考图1-图2，其中，图1为现有典型的BUCK架构的恒定导通时间控制电路示意图，图2为图1所示电路的输入电流随时间变化的波形图。
驱动控制器11控制功率管M0导通与关断。由于BUCK架构的固有特点，功率管M0导通期间AC输入端有电流流入后级，当功率管M0关断后，AC输入端不再有电流流入后级，也就是说AC端输入电流为脉冲电流。一个开关周期内AC输入电流Iin为：
其中，Ipk为电感峰值电流，Ton为功率管导通时间，T为开关周期。
临界导通模式电感峰值电流Ipk以及占空比Ton/T的计算如下：
将式(2)和(3)代入(1)得：
其中，Vin为输入电压，Vo为输出电压，L为电感L0的感值，θ是输入电压正弦波的相角。
根据式(4)，AC端输入电流Iin随时间t变化的波形如图2所示，其中，横坐标为时间t(单位：毫秒)，竖坐标为输入电压Vin(单位：毫安)。由图2可以看出，在设定的输入电压Vin和输出电压Vo下，其输入电流Iin并非理想的正弦波，存在较大的总谐波失真。
因此，亟需提供一种总谐波失真优化方式，使得输入电流更接近理想正弦波，减小开关电源的总谐波失真，提高功率因数值，从而提高开关电源的效率。
实用新型内容
本实用新型的目的在于，提供一种总谐波失真优化电路、驱动控制器及开关电源***，通过采样电感峰值电流来改变功率管导通时间，使得输入电流更接近理想正弦波，实现减小开关电源的总谐波失真，提高功率因数值，从而提高开关电源的效率。
为实现上述目的，本实用新型提供了总谐波失真优化电路，适用于开关电源***，所述开关电源***包括：电感以及功率管；所述电路包括：补偿电流生成单元以及斜坡电压产生单元；所述补偿电流生成单元，耦接至所述电感，用于在所述功率管的每个开关周期内，接收采样所述电感的电流获取的采样电压，从而根据所述电感的峰值电流获取峰值电压以生成总谐波失真补偿电流；所述斜坡电压产生单元，用于根据所述总谐波失真补偿电流以及一基准电流，生成斜坡电压，以进一步调节所述功率管的导通时间；其中，所述电感的峰值电流越高，总谐波失真补偿电流越大，所述功率管的导通时间也越长，从而降低开关电源***的总谐波失真。
为实现上述目的，本实用新型还提供了一种驱动控制器，适用于开关电源***，所述开关电源***包括：电感以及功率管；所述驱动控制器包括：跨导放大器、电压比较器、逻辑单元、驱动电路、信号反相器以及本实用新型所述的总谐波失真优化电路；所述跨导放大器，正输入端用于接收基准电压，负输入端用于接收采样所述电感的电流获取的采样电压，输出端通过一补偿电容接浮动地端，用于所述将基准电压和所述采样电压的差值转换成电流注入到所述补偿电容上产生补偿电压；所述电压比较器，正输入端用于接收所述总谐波失真优化电路生成的斜坡电压，负输入端用于接收所述补偿电压，输出端输出功率管的关断脉冲；所述逻辑单元，用于接收所述关断脉冲，经过逻辑运算后输出控制功率管导通的逻辑信号；所述驱动电路，用于接收所述逻辑信号，驱动所述功率管导通；所述信号反相器，用于接收所述逻辑信号，经过反相后反馈至所述总谐波失真优化电路；其中，所述电感的峰值电流越高，总谐波失真补偿电流越大，所述功率管的导通时间也越长，从而降低开关电源***的总谐波失真。
为实现上述目的，本实用新型还提供了一种开关电源***，包括：输入电压端、输出电压端、采样电阻、补偿电容、电感以及功率管，所述功率管的漏极电性连接所述输入电压端，所述功率管的源极通过所述采样电阻以及所述电感电性连接所述输出电压端；所述***进一步包括本实用新型所述的驱动控制器；所述驱动控制器的所述跨导放大器，正输入端用于接收基准电压，负输入端通过所述采样电阻接浮动地端，输出端通过所述补偿电容接浮动地端；所述驱动控制器的所述总谐波失真优化电路耦接至所述电感，用于在所述功率管的每个开关周期内，接收采样所述电感的电流获取的采样电压，从而根据所述电感的峰值电流获取峰值电压以生成总谐波失真补偿电流，并根据所述总谐波失真补偿电流以及一基准电流，生成斜坡电压，进而调节所述功率管的导通时间；所述驱动控制器的所述驱动电路电性连接所述功率管的栅极；其中，所述电感的峰值电流越高，总谐波失真补偿电流越大，所述功率管的导通时间也越长，从而降低开关电源***的总谐波失真。
本实用新型的优点在于，通过采样电感峰值电流来改变功率管导通时间，电感的峰值电流Ipk越高，总谐波失真补偿电流Ithd越大，功率管的导通时间Ton也越长，从而降低开关电源***的总谐波失真，使得输入电流更接近理想正弦波，减小了开关电源***的总谐波失真，提高了功率因数值，从而提高了开关电源***的效率。
附图说明
图1，现有典型的BUCK架构的恒定导通时间控制电路示意图；
图2为图1所示电路的输入电流随时间变化的波形图；
图3，本实用新型所述的总谐波失真优化电路的架构示意图；
图4，本实用新型所述的开关电源***第一实施例的示意图；
图5为图4所示实施例中电感峰值电流在半个工频周期内的波形图；
图6为图4所示实施例中峰值电压采样保持模块一实施例的示意图；
图7为图6所示实施例中相关信号波形图；
图8为图4所示实施例中电压/电流转换模块一实施例的示意图；
图9为图4所示实施例的输入电流随时间变化的波形图；
图10，本实用新型所述的开关电源***第二实施例的示意图；
图11，本实用新型所述的开关电源***第三实施例的示意图；
图12为图11所示实施例中钳位电流产生模块一实施例的示意图。
具体实施方式
下面结合附图对本实用新型提供的总谐波失真优化电路、驱动控制器及开关电源***做详细说明。
参考图3，本实用新型所述的总谐波失真优化电路的架构示意图。所述的总谐波失真优化电路适用于开关电源***，所述开关电源***包括：电感L0以及功率管M0。所述的总谐波失真优化电路包括：补偿电流生成单元32以及斜坡电压产生单元34。
所述补偿电流生成单元32，耦接至所述电感L0，用于在所述功率管M0的每个开关周期内，接收采样所述电感L0的电流获取的采样电压CS，从而根据所述电感L0的峰值电流Ipk获取峰值电压CSpk以生成总谐波失真补偿电流Ithd。
所述斜坡电压产生单元34，用于根据所述总谐波失真补偿电流Ithd以及一基准电流Iref，生成斜坡电压RAMP，以进一步调节所述功率管M0的导通时间Ton。其中，所述电感L0的峰值电流Ipk越高，总谐波失真补偿电流Ithd越大，所述功率管M0的导通时间Ton也越长，从而降低开关电源***的总谐波失真。
通过采样电感峰值电流来改变功率管导通时间，使得输入电流更接近理想正弦波，减小了开关电源***的总谐波失真，提高了功率因数值，从而提高了开关电源***的效率。
参考图4-9，其中，图4为本实用新型所述的开关电源***第一实施例的示意图；图5为图4所示实施例中电感峰值电流在半个工频周期内的波形图；图6为图4所示实施例中峰值电压采样保持模块一实施例的示意图；图7为图6所示实施例中相关信号波形图；图8为图4所示实施例中电压/电流转换模块一实施例的示意图；图9为图4所示实施例的输入电流随时间变化的波形图。在本实施例中，所述的开关电源***为BUCK拓扑架构的AC/DC开关电源***；需要说明的是本实用新型不限于在BUCK拓扑里使用，也可以用于BUCK-BOOST以及FLYBACK等拓扑的开关电源***。
在本实施例中，所述的开关电源***，包括：输入电压端、输出电压端、采样电阻Rcs、补偿电容Ccomp、电感L0以及功率管M0；所述***进一步包括驱动控制器40。
如图4所示，交流输入AC通过整流桥电路41输入到母线电容Cin上得到输入电压Vin输入到输入电压端，输入电压端接功率管M0的漏极。功率管M0的栅极接驱动控制器40，功率管M0的源极通过采样电阻Rcs以及电感L0电性连接输出电压端；具体的，功率管M0的源极接采样电阻Rcs的一端以及续流二极管D0的阴极；采样电阻Rcs的一端同时接入驱动控制器40，采样电阻Rcs的另一端接浮动地端以及电感L0的一端，同时通过补偿电容Ccomp接入驱动控制器40；续流二极管D0的阳极接地；电感L0的另一端接输出电压端。输出电压端接输出电容C0和负载49，为输出电容C0和负载提供输出电压V0。
所述的驱动控制器40包括：跨导放大器Gm、电压比较器402、逻辑单元403、驱动电路404、信号反相器405以及总谐波失真优化电路401。
所述跨导放大器Gm，正输入端用于接收基准电压VREF，负输入端通过所述采样电阻Rcs接浮动地端，用于接收采样电阻Rcs采样所述电感L0的电流获取的采样电压CS，输出端通过补偿电容Ccomp接浮动地端；所述跨导放大器Gm用于所述将基准电压VREF和所述采样电压CS的差值转换成电流注入到所述补偿电容Ccomp上产生补偿电压COMP；当***处于稳态工作时，补偿电压COMP为一直流电平。
所述总谐波失真优化电路401，耦接至所述电感L0，用于在所述功率管M0的每个开关周期内，接收采样所述电感L0的电流获取的采样电压，从而根据所述电感L0的峰值电流Ipk获取峰值电压CSpk以生成总谐波失真补偿电流Ithd，并根据所述总谐波失真补偿电流Ithd以及一基准电流Iref，生成斜坡电压RAMP。在本实施例中，具体的，总谐波失真优化电路401的补偿电流生成单元32通过采样电阻Rcs接所述电感L0，用于在所述功率管M0的每个开关周期内，接收采样所述电感L0的电流获取的采样电压CS，从而根据所述电感L0的峰值电流Ipk获取峰值电压CSpk以生成总谐波失真补偿电流Ithd；总谐波失真优化电路401的斜坡电压产生单元34，用于根据所述总谐波失真补偿电流Ithd以及一基准电流Iref，生成斜坡电压RAMP；根据生成的斜坡电压RAMP结合驱动控制器的其它组件进而调节所述功率管M0的导通时间Ton。其中，所述电感L0的峰值电流Ipk越高，总谐波失真补偿电流Ithd越大，所述功率管M0的导通时间Ton也越长，从而降低开关电源***的总谐波失真。
所述电压比较器402，正输入端用于接收所述总谐波失真优化电路生成的斜坡电压RAMP，负输入端用于接收所述补偿电压COMP，输出端输出功率管M0的关断脉冲OFF_pulse。斜坡电压RAMP和补偿电压COMP进行比较后产生功率管M0的关断信号OFF_pulse，斜坡电压RAMP从初始值RAMPini上升到和补偿电压COMP相等的这段时间即为功率管M0的导通时间Ton。
所述逻辑单元403，用于接收功率管M0的关断脉冲OFF_pulse，经过逻辑运算后输出控制功率管M0导通的逻辑信号GATE_ON。GATE_ON为高电平时，功率管M0导通；GATE_ON为低电平时，功率管M0关断。
所述驱动电路404，电性连接所述功率管M0的栅极，用于接收控制功率管M0导通的逻辑信号GATE_ON，驱动所述功率管M0导通。GATE_ON输入到驱动电路404后直接驱动功率管M0的栅极，GATE_ON为高电平时，功率管M0导通；GATE_ON为低电平时，功率管M0关断。
所述信号反相器405，用于接收控制功率管M0导通的逻辑信号GATE_ON，经过反相后反馈至所述总谐波失真优化电路401。
在本实施例中，所述总谐波失真优化电路401的所述补偿电流生成单元32进一步包括：峰值电压采样保持模块321以及电压/电流转换模块322。所述峰值电压采样保持模块321，用于接收功率管M0的关断脉冲OFF_pulse以及控制功率管M0导通的逻辑信号GATE_ON，同时通过一采样电阻Rcs电性连接所述电感L0，在所述功率管M0的每个开关周期内，接收所述采样电阻Rcs采样所述电感L0的电流获取的采样电压CS，从而根据所述电感L0的峰值电流Ipk获取峰值电压CSpk并保持。所述电压/电流转换模块322，用于接收所述峰值电压CSpk，转换成总谐波失真补偿电流Ithd。
如图5所示，其中，横坐标为时间t，竖坐标为输入电压Vin，实线为电感L0的峰值电流在半个工频周期内的波形，虚线是电感L0峰值电流的包络。由图5可以看出，输入电压Vin越高，电感L0的峰值电流Ipk也越大。
峰值电压采样保持模块321的一种实现方式如图6所示，在图6所示实施例中，所述峰值电压采样保持模块321包括：第一反相器61、与门62、第二反相器63、第一保持开关S61、第一采样保持电容C61、第二保持开关S62以及第二采样保持电容C62。
第一反相器61，用于接收功率管M0的关断脉冲OFF_pulse并进行反相。与门62，用于接收控制功率管M0导通的逻辑信号GATE_ON和经过反相后的关断信号，并进行与运算后输出第一控制信号T61。第二反相器63，用于接收第一控制信号T61并进行反相后输出第二控制信号T62。第一保持开关S61，第一端用于接收采样电阻Rcs采样电感L0的电流获取的采样电压CS，控制端用于接收第一控制信号T61，第二端通过第一采样保持电容C61接浮动地端同时电性连接第二保持开关S62的第一端。第二保持开关S62，控制端用于接收第二控制信号T62，第二端通过第二采样保持电容C62接浮动地端同时电性连接至峰值电压采样保持模块的输出端。其中，在所述功率管M0的每个开关周期内，所述采样电压CS经过所述第一保持开关S61、第一采样保持电容C61、第二保持开关S62以及第二采样保持电容C62，从而在开关周期结束时刻根据所述电感L0的峰值电流Ipk获取峰值电压CSpk并保持在所述第二采样保持电容C62上，所述峰值电压CSpk通过所述峰值电压采样保持模块的输出端输出。
如图7所示，峰值电压采样保持模块在每个开关周期内对电感L0的峰值电流进行采样保持，得到峰值电压CSpk信号。具体的，所述的驱动控制器40的电压比较器402输出的关断脉冲OFF_pulse经过第一反相器61反相后，和所述的驱动控制器40的逻辑单元403输出的GATE_ON信号进行“与”运算，得到第一保持开关S61的控制信号T61；控制信号T61经过第二反相器63反相得到第二保持开关S62的控制信号T62。在功率管M0导通时，采样电压CS为电感L0的电流和采样电阻Rcs的阻值的乘积，其它时间采样电压CS为零。采样电压CS经过S61、C61、S62和C62，将采样电压CS的峰值电压CSpk保持在电容C62上。
电压/电流转换模块322的一种实现方式如图8所示，在图8所示实施例中，所述电压/电流转换模块322包括：第一运算放大器Amp1、第一MOS管M81、第一电流镜802以及第二电流镜803。
第一运算放大器Amp1，正输入端用于接收峰值电压采样保持模块321输出的峰值电压CSpk，负输入端电性连接第一MOS管M81的第一端同时通过一第一电阻R81接浮动地端，输出端电性连接第一MOS管的控制端。第一MOS管M81，第二端电性连接第一电流镜801的第一端。第一电流镜801，第二端用于接收VDD电压，输出端电性连接第二电流镜802的第一端。第二电流镜802，第二端接浮动地端，输出端生成总谐波失真补偿电流Ithd；其中，总谐波失真补偿电流Ithd经第二电流镜802的输出端流向浮动地端。
在图8所示实施例中，第一MOS管M81采用第一NMOS管，其中，NMOS管的源极作为第一端、漏极作为第二端、栅极作为控制端。第一电流镜801采用共栅极的第一PMOS管M82和第二PMOS管M83，其中，第一PMOS管M82的源极以及第一PMOS管M82的栅极和第二PMOS管M83的栅极共同作为第一端、第一PMOS管M82的漏极和第二PMOS管M83的漏极共同作为第二端、第二PMOS管M83的源极作为输出端。第二电流镜802采用共栅极的第二NMOS管M84和第三NMOS管M85，其中，第二NMOS管M84的漏极以及第二NMOS管M84的栅极和第三NMOS管M85的栅极共同作为第一端、第二NMOS管M84的源极和第三NMOS管M85的源极共同作为第二端、第三NMOS管M85的漏极作为输出端。也即，总谐波失真补偿电流Ithd经第三NMOS管M85的漏极流向浮动地端。
具体的，峰值电压采样保持模块321得到反映电感L0的峰值电流信号的峰值电压CSpk后，CSpk被输入到电压/电流转换模块322中，产生总谐波失真补偿电流Ithd。CSpk输入到第一运算放大器Amp1的正输入端，第一运算放大器Amp1接成负反馈形式，第一运算放大器Amp1的负输入端接第一NMOS管M81的源极，同时还和第一电阻R81的一端相接。根据运算放大器的虚短原理，R81上的压降即为CSpk，从而产生电流CSpk/R81，该电流经过PMOS管M82和M83组成的第一电流镜；假设该第一电流镜的镜像比例为K1，则流过M83的电流为K1*CSpk/R2，该电流同样也经过NMOS管M84和M85组成的第二电流镜，假设该第二电流镜的镜像比例为K2，则流过M85的电流即总谐波失真补偿电流Ithd。
所述总谐波失真补偿电流Ithd为：
Ithd＝K1*K2*CSpk/R81＝K1*K2*Ipk*Rcs/R81 (5)
其中，Ithd为总谐波失真补偿电流，K1为第一电流镜的镜像比例，K2为第二电流镜的镜像比例，CSpk为采样电感的峰值电流获取的峰值电压，Ipk为电感的峰值电流，Rcs为采样电阻的阻值，R81为第一电阻的阻值。由式(5)可见，总谐波失真补偿电流Ithd和电感L0的峰值电流Ipk近似成正比。
继续参考图4，在图4所示实施例中，所述斜坡电压产生单元34进一步包括：第一充电电容C1以及第一控制开关S1。第一充电电容C1，一端电性连接充电电流输入端Q1，另一端接浮动地端，用于根据充电电流生成斜坡电压RAMP；其中充电电流为基准电流Iref与总谐波失真补偿电流Ithd的差值。第一控制开关S1，第一端电性连接充电电流输入端Q1，第二端用于接收斜坡电压初始值RAMPini，控制端用于接收经过反相的控制功率管M0导通的逻辑信号GATE_ON；所述第一控制开关的第一端同时作为斜坡电压产生单元34的输出端，用于输出生成的斜坡电压RAMP。也即，斜坡电压产生单元34的充电电流为(Iref-Ithd)，斜坡电压产生单元34的输出斜坡电压RAMP的斜率为(Iref-Ithd)/C1。
不带总谐波失真补偿的斜坡电压RAMP信号是一个固定斜率的斜坡信号，而带总谐波失真补偿的斜坡电压RAMP信号则是一个非线性非固定斜率的斜坡信号。带总谐波失真补偿的功率管M0导通时间Ton可以用下式来表示：
Ton＝C1*(COMP-RAMPini)/(Iref-Ithd) (6)
其中，Ton为功率管M0导通时间，C1为第一充电电容的容值，COMP为开关电源***的补偿电压，RAMPini为斜坡电压初始值，Iref为基准电流，Ithd为总谐波失真补偿电流。
将式(6)带入式(4)可得：
结合图5、式(5)、式(6)、式(7)可以看出，在一个工频周期内，输入电压Vin越高，电感L0的峰值电流Ipk越高，从而总谐波失真补偿电流Ithd也越大，导致功率管M0的导通时间Ton也越长，使得带总谐波失真补偿的输入电流Iin更接近于理想正弦波。
如图9所示，其中，横坐标为时间t(单位：毫秒)，竖坐标为输入电压Vin(单位：毫安)，实线为带总谐波失真补偿的输入电流Iin的波形，虚线是不带总谐波失真补偿的输入电流Iin的波形。由图9可以直观看出，带总谐波失真补偿的输入电流Iin波形更接近于理想正弦波。带带总谐波失真补偿的***实测的THD也明显比不带带总谐波失真补偿的***THD值要更低。
本实用新型所述的开关电源***，通过采样电感峰值电流来改变功率管导通时间，电感的峰值电流Ipk越高，总谐波失真补偿电流Ithd越大，功率管的导通时间Ton也越长，从而降低开关电源***的总谐波失真，使得输入电流更接近理想正弦波，减小了开关电源***的总谐波失真，提高了功率因数值，从而提高了开关电源***的效率。
参考图10，本实用新型所述的开关电源***第二实施例的示意图；在本实施例中，所述的开关电源***为FLYBACK拓扑架构的AC/DC开关电源***。与图4所示实施例的不同之处在于，本实施例中，输入电压端磁性器件101分别接功率管M0的漏极以及输出电压端，功率管M0的源极通过采样电阻Rcs接地。在所述功率管M0的每个开关周期内，采样电阻Rcs通过所述功率管M0采样磁性器件101的电流获取的采样电压CS输入总谐波失真优化电路401。所述的驱动控制器40进一步包括：峰值电压和退磁占空比相乘电路408以及退磁检测单元409；退磁检测单元409通过并联的上、下分压电阻获取输出反馈电压FB，根据输出反馈电压FB检测得到退磁时间；峰值电压和退磁占空比相乘电路408接收逻辑单元403输出的控制功率管M0导通的逻辑信号GATE_ON，并将退磁检测单元409检测到的退磁时间占整个开关周期的比例和总谐波失真优化电路401输出的峰值电压CSpk相乘，输出峰值电压和退磁占空比相乘结果至跨导放大器Gm的负输入端。且，由于所述的开关电源***为FLYBACK拓扑架构的AC/DC开关电源***，所述斜坡电压产生单元34中的第一充电电容C1的下极板接***GND。
而本实施例所述的开关电源***，其总谐波失真优化方式和图4类似，在此不再赘述。
参考图11-12，其中，图11为本实用新型所述的开关电源***第三实施例的示意图；图12为图11所示实施例中钳位电流产生模块一实施例的示意图。在本实施例中，所述的开关电源***为BUCK拓扑架构的AC/DC开关电源***。与图4所示实施例的不同之处在于，本实施例中，所述总谐波失真优化电路401通过并联的上、下分压电阻RFBH、RFBL接电感L0；所述总谐波失真优化电路401的所述补偿电流生成单元32进一步包括：钳位电流产生模块111以及电流比例镜像模块112。
所述钳位电流产生模块111，通过下分压电阻RFBL接浮动地端同时电性连接所述电感L0的一端，通过上分压电阻RFBH电性连接所述电感L0的另一端；所述钳位电流产生模块111用于在所述功率管M0的每个开关周期内，接收通过并联的上、下分压电阻RFBH、RFBL采样所述电感L0的电流获取的钳位电压FB，生成相应的钳位电流Ifb。
所述电流比例镜像模块112，用于接收所述钳位电流Ifb，经过比例镜像得到总谐波失真补偿电流Ithd。
钳位电流产生模块111的一种实现方式如图12所示，在图12所示实施例中，所述钳位电流产生模块111包括：第二运算放大器Amp2以及第二MOS管M12。所述第二运算放大器Amp2，正输入端电性连接浮动地端，负输入端用于接收钳位电压FB，输出端电性连接所述第二MOS管M12的控制端；所述第二MOS管M12，第一端用于接收所述钳位电压FB，第二端用于输出钳位电流Ifb。其工作原理为：当功率管M0导通时，根据运算放大器虚短原理，FB电位和浮动地端(Floating_GND)电位相同，此时下分压电阻RFBL两端等电位，无电流流过；但会有电流流过上分压电阻RFBH，该电流经过第二MOS管M12输出作为钳位电流产生模块111的输出电流。
在开关周期结束时刻，所述钳位电流为：
Ifb＝(Vin-Vo)/RFBH＝L*Ipk/(RFBH*Ton) (8)
则，在开关周期结束时刻，所述总谐波失真补偿电流为：
Ithd＝K3*Ifb＝K3*L*Ipk/(RFBH*Ton) (9)
其中，Ifb为钳位电流，Vin为输入电压，Vo为输出电压，RFBH为上分压电阻的阻值，L为电感L0的感值，Ipk为电感的峰值电流，Ton为功率管M0的导通时间，Ithd为总谐波失真补偿电流，K3为电流比例镜像模块112的镜像比例。
由式(9)可以看出，总谐波失真补偿电流Ithd和电感L0的峰值电流Ipk成近似正比。产生总谐波失真补偿电流Ithd之后，该总谐波失真补偿电流Ithd对导通时间Ton和总谐波失真的影响和图4同理，在此不再赘述。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (15)

1.一种总谐波失真优化电路，适用于开关电源***，所述开关电源***包括：电感以及功率管；其特征在于，包括：补偿电流生成单元以及斜坡电压产生单元；
所述补偿电流生成单元，耦接至所述电感，用于在所述功率管的每个开关周期内，接收采样所述电感的电流获取的采样电压，输出总谐波失真补偿电流；
所述斜坡电压产生单元，用于接收所述总谐波失真补偿电流以及一基准电流，输出调节所述功率管的导通时间的斜坡电压。
2.根据权利要求1所述的电路，其特征在于，所述补偿电流生成单元进一步包括：峰值电压采样保持模块以及电压/电流转换模块；
所述峰值电压采样保持模块，用于接收功率管的关断脉冲以及控制功率管导通的逻辑信号，同时通过一采样电阻电性连接所述电感，在所述功率管的每个开关周期内接收所述采样电阻采样所述电感的电流获取的采样电压，输出峰值电压并保持；
所述电压/电流转换模块，用于接收所述峰值电压，输出总谐波失真补偿电流。
3.根据权利要求2所述的电路，其特征在于，所述峰值电压采样保持模块包括：
第一反相器，用于接收所述关断信号，输出反相后的关断信号；
与门，用于接收所述逻辑信号和经过反相后的关断信号，输出第一控制信号；
第二反相器，用于接收所述第一控制信号，输出第二控制信号；
第一保持开关，第一端用于接收所述采样电压，控制端用于接收所述第一控制信号，第二端通过一第一采样保持电容接浮动地端同时电性连接第二保持开关的第一端；
所述第二保持开关，控制端用于接收所述第二控制信号，第二端通过一第二采样保持电容接浮动地端同时电性连接至所述峰值电压采样保持模块的输出端。
4.根据权利要求2所述的电路，其特征在于，所述电压/电流转换模块包括：第一运算放大器、第一MOS管、第一电流镜以及第二电流镜；
所述第一运算放大器，正输入端用于接收所述峰值电压，负输入端电性连接所述第一MOS管的第一端同时通过一第一电阻接浮动地端，输出端电性连接所述第一MOS管的控制端；
所述第一MOS管，第二端电性连接所述第一电流镜的第一端；
所述第一电流镜，第二端用于接收VDD电压，输出端电性连接所述第二电流镜的第一端；
所述第二电流镜，第二端接浮动地端，输出端生成总谐波失真补偿电流；
其中，所述总谐波失真补偿电流经所述第二电流镜的第二端流向浮动地端。
5.根据权利要求4所述的电路，其特征在于，所述第一MOS管采用第一NMOS管，其中， 第一NMOS管的源极作为第一端、漏极作为第二端、栅极作为控制端；
所述第一电流镜采用共栅极的第一PMOS管和第二PMOS管，其中，第一PMOS管的源极以及第一PMOS管的栅极和第二PMOS管的栅极共同作为第一端、第一PMOS管的漏极和第二PMOS管的漏极共同作为第二端、第二PMOS管的源极作为输出端；
所述第二电流镜采用共栅极的第二NMOS管和第三NMOS管，其中，第二NMOS管的漏极以及第二NMOS管的栅极和第三NMOS管的栅极共同作为第一端、第二NMOS管的源极和第三NMOS管的源极共同作为第二端、第三NMOS管的漏极作为输出端。
6.根据权利要求4所述的电路，其特征在于，所述总谐波失真补偿电流为：
Ithd＝K1*K2*CSpk/R81＝K1*K2*Ipk*Rcs/R81；
其中，Ithd为总谐波失真补偿电流，K1为第一电流镜的镜像比例，K2为第二电流镜的镜像比例，CSpk为采样电感的峰值电流获取的峰值电压，Ipk为电感的峰值电流，Rcs为采样电阻的阻值，R81为第一电阻的阻值。
7.根据权利要求1所述的电路，其特征在于，所述补偿电流生成单元进一步包括：钳位电流产生模块以及电流比例镜像模块；
所述钳位电流产生模块，通过下分压电阻接浮动地端同时电性连接所述电感的一端，通过上分压电阻电性连接所述电感的另一端，用于在所述功率管的每个开关周期内，接收通过并联的上、下分压电阻采样所述电感的电流获取的钳位电压，生成相应的钳位电流；
所述电流比例镜像模块，用于接收所述钳位电流，经过比例镜像得到总谐波失真补偿电流。
8.根据权利要求7所述的电路，其特征在于，所述钳位电流产生模块包括：第二运算放大器以及第二MOS管；
所述第二运算放大器，正输入端电性连接浮动地端，负输入端用于接收所述钳位电压，输出端电性连接所述第二MOS管的控制端；
所述第二MOS管，第一端用于接收所述钳位电压，第二端用于输出钳位电流。
9.根据权利要求7所述的电路，其特征在于，在开关周期结束时刻，所述钳位电流为：
Ifb＝(Vin-Vo)/RFBH＝L*Ipk/(RFBH*Ton)；
在开关周期结束时刻，所述总谐波失真补偿电流为：
Ithd＝K3*Ifb＝K3*L*Ipk/(RFBH*Ton)；
其中，Ifb为钳位电流，Vin为输入电压，Vo为输出电压，RFBH为上分压电阻的阻值，L为电感的感值，Ipk为电感的峰值电流，Ton为功率管导通时间，Ithd为总谐波失真补偿电流，K3为所述电流比例镜像模块的镜像比例。
10.根据权利要求1所述的电路，其特征在于，所述斜坡电压产生单元进一步包括：第一充电电容以及第一控制开关；
所述第一充电电容，一端电性连接充电电流输入端，另一端接浮动地端，用于根据充电电流生成斜坡电压，其中所述充电电流为所述基准电流与所述总谐波失真补偿电流的差值；
所述第一控制开关，第一端电性连接所述充电电流输入端，第二端用于接收斜坡电压初始值，控制端用于接收经过反相的控制功率管导通的逻辑信号；所述第一控制开关的第一端同时作为所述斜坡电压产生单元的输出端，用于输出生成的斜坡电压。
11.根据权利要求10所述的电路，其特征在于，功率管导通时间为：
Ton＝C1*(COMP-RAMPini)/(Iref-Ithd)；
其中，Ton为功率管导通时间，C1为第一充电电容的容值，COMP为开关电源***的补偿电压，RAMPini为斜坡电压初始值，Iref为基准电流，Ithd为总谐波失真补偿电流。
12.一种驱动控制器，适用于开关电源***，所述开关电源***包括：电感以及功率管；其特征在于，所述驱动控制器包括：跨导放大器、电压比较器、逻辑单元、驱动电路、信号反相器以及权利要求1所述的总谐波失真优化电路；
所述跨导放大器，正输入端用于接收基准电压，负输入端用于接收采样所述电感的电流获取的采样电压，输出端通过一补偿电容接浮动地端，用于将所述基准电压和所述采样电压的差值转换成电流注入到所述补偿电容上产生补偿电压；
所述电压比较器，正输入端用于接收所述总谐波失真优化电路生成的斜坡电压，负输入端用于接收所述补偿电压，输出端输出功率管的关断脉冲；
所述逻辑单元，用于接收所述关断脉冲，经过逻辑运算后输出控制功率管导通的逻辑信号；
所述驱动电路，用于接收所述逻辑信号，驱动所述功率管导通；
所述信号反相器，用于接收所述逻辑信号，经过反相后反馈至所述总谐波失真优化电路；
其中，所述电感的峰值电流越高，总谐波失真补偿电流越大，所述功率管的导通时间也越长，从而降低开关电源***的总谐波失真。
13.根据权利要求12所述的驱动控制器，其特征在于，所述总谐波失真优化电路采用权利要求2-11任意一项所述的总谐波失真优化电路。
14.一种开关电源***，包括：输入电压端、输出电压端、采样电阻、补偿电容、电感以及功率管，所述功率管的漏极电性连接所述输入电压端，所述功率管的源极通过所述采样电阻以及所述电感电性连接所述输出电压端；其特征在于，所述***进一步包括权利要 求12所述的驱动控制器；
所述驱动控制器的所述跨导放大器，正输入端用于接收基准电压，负输入端通过所述采样电阻接浮动地端，输出端通过所述补偿电容接浮动地端；
所述驱动控制器的所述总谐波失真优化电路耦接至所述电感，用于在所述功率管的每个开关周期内，接收采样所述电感的电流获取的采样电压，输出调节所述功率管的导通时间的斜坡电压；
所述驱动控制器的所述驱动电路电性连接所述功率管的栅极。
15.根据权利要求14所述的***，其特征在于，所述总谐波失真优化电路采用权利要求2-11任意一项所述的总谐波失真优化电路。
CN201720412690.0U 2017-04-19 2017-04-19 总谐波失真优化电路、驱动控制器及开关电源*** Active CN206878690U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720412690.0U CN206878690U (zh) 2017-04-19 2017-04-19 总谐波失真优化电路、驱动控制器及开关电源***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720412690.0U CN206878690U (zh) 2017-04-19 2017-04-19 总谐波失真优化电路、驱动控制器及开关电源***

Publications (1)

Publication Number Publication Date
CN206878690U true CN206878690U (zh) 2018-01-12

Family

ID=61343913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720412690.0U Active CN206878690U (zh) 2017-04-19 2017-04-19 总谐波失真优化电路、驱动控制器及开关电源***

Country Status (1)

Country Link
CN (1) CN206878690U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106953508A (zh) * 2017-04-19 2017-07-14 上海晶丰明源半导体股份有限公司 总谐波失真优化电路、方法、驱动控制器及开关电源***
CN108683334A (zh) * 2018-08-20 2018-10-19 无锡麟力科技有限公司 一种用于浮动地线buck型开关电源的电源开关状态检测电路
CN110098720A (zh) * 2018-08-22 2019-08-06 上海权策微电子技术有限公司 降低总谐波失真及提高功率因数的电路
CN113452269A (zh) * 2021-04-20 2021-09-28 成都芯源***有限公司 开关电源电路及方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106953508A (zh) * 2017-04-19 2017-07-14 上海晶丰明源半导体股份有限公司 总谐波失真优化电路、方法、驱动控制器及开关电源***
CN106953508B (zh) * 2017-04-19 2024-03-08 上海晶丰明源半导体股份有限公司 总谐波失真优化电路、方法、驱动控制器及开关电源***
CN108683334A (zh) * 2018-08-20 2018-10-19 无锡麟力科技有限公司 一种用于浮动地线buck型开关电源的电源开关状态检测电路
CN108683334B (zh) * 2018-08-20 2024-03-12 无锡麟力科技有限公司 一种用于浮动地线buck型开关电源的电源开关状态检测电路
CN110098720A (zh) * 2018-08-22 2019-08-06 上海权策微电子技术有限公司 降低总谐波失真及提高功率因数的电路
CN113452269A (zh) * 2021-04-20 2021-09-28 成都芯源***有限公司 开关电源电路及方法

Similar Documents

Publication Publication Date Title
CN206878690U (zh) 总谐波失真优化电路、驱动控制器及开关电源***
CN105356734B (zh) 一种基于COT控制含纹波补偿的Buck电路电源管理芯片
CN103296904B (zh) 功率因数校正恒流控制器及控制方法
CN102364848B (zh) 一种原边控制的恒流开关电源控制器及方法
CN102368661B (zh) 具有功率因数校正的开关电源及其控制装置和方法
CN103066827B (zh) 功率因数校正电路及其输入前馈补偿电路
CN105356730B (zh) 误差放大装置和包含所述误差放大装置的驱动电路
CN106953508A (zh) 总谐波失真优化电路、方法、驱动控制器及开关电源***
CN103675426B (zh) 电感电流过零检测方法及电路以及带该电路的开关电源
CN109149931B (zh) 用于峰值电流控制buck变换器的斜坡-误差补偿电路
CN104038045B (zh) 高功率因数校正控制电路及装置
CN103904880A (zh) 一种输入电压阈值控制的部分有源功率因数校正电路
CN103973114A (zh) 一种恒功率控制的直流电源
CN202818091U (zh) 一种有源功率因数校正装置
CN103117734B (zh) 峰值检测电路、输入前馈补偿电路和功率因数校正电路
CN202238482U (zh) 超声波雾化器
CN111245238B (zh) 三电平Boost电路控制方法及***
CN106655777A (zh) 一种开关电源输出电缆压降补偿电路及补偿方法
CN103472283B (zh) 电压检测方法及电路以及带该电压检测电路的开关电源
CN104259005B (zh) 静电除尘用高频高压电源控制器及控制方法
CN103166489A (zh) 一种三相高功率因数整流器的控制电路
CN102931828A (zh) 功率因数校正电路及改善功率因数的方法
CN110212761A (zh) 一种开关电源的多种输出模式转换控制电路
CN203504410U (zh) 直流对直流转换器
CN205160398U (zh) 自适应采样电路、印刷电路板、原边反馈恒压***及开关电源***

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant