CN206834178U - 一种阵列基板、显示面板以及显示装置 - Google Patents
一种阵列基板、显示面板以及显示装置 Download PDFInfo
- Publication number
- CN206834178U CN206834178U CN201720439149.9U CN201720439149U CN206834178U CN 206834178 U CN206834178 U CN 206834178U CN 201720439149 U CN201720439149 U CN 201720439149U CN 206834178 U CN206834178 U CN 206834178U
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- drain electrode
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种阵列基板、显示面板以及显示装置,以解决由于漏极被氧化而导致的漏极与像素电极之间的接触电阻较大时产生的显示不良的问题。本申请实施例提供一种阵列基板,包括:设置在衬底基板之上具有源极和漏极的源漏极层,设置在所述源漏极层之上的平坦层,以及设置在所述平坦层之上的像素电极,所述平坦层设置有导通所述像素电极和所述漏极的第一过孔,所述阵列基板在所述第一过孔的所述漏极和所述像素电极之间还设置有第一金属保护电极,所述第一金属保护电极在所述衬底基板上的正投影至少覆盖部分所述第一过孔暴露的所述漏极在所述衬底基板上的正投影,所述第一金属保护电极的还原性小于所述漏极的还原性。
Description
技术领域
本申请涉及显示领域,尤其涉及一种阵列基板、显示面板以及显示装置。
背景技术
平面显示器己成为市场上的主流产品,平面显示器的种类也越来越多,如液晶显示器(Liquid Crysta1Disp1ay,LCD)、有机发光二极管(Organic Light Emitted Diode,OLED)显示器、等离子体显示面板(P1asma Disp1ay Pane1,PDP)及场发射显示器(FieldEmission Display,FED)等。
图1为现有技术的一种平面显示器的阵列基板的结构示意图,该阵列基板包括:设置在衬底基板01之上的遮光层02、设置在遮光层02之上的缓冲层03(Buffer)、设置缓冲层03之上的有源层04、设置在有源层04之上的栅极绝缘层05(Gate Insulator,GI)、设置在栅极绝缘层05之上的栅极06、设置在栅极06之上的层间介质层07(Interlayer DielectricFilm,ILD)、设置在层间介质层07之上的源漏极层、设置在源漏极层之上的平坦层011、设置在平坦层011之上的触控电极012(复用做公共电极)层、设置在触控电极012之上的钝化层013(Passivation,PVX)、以及设置在钝化层013之上的像素电极014,其中,源漏极层包括源极08、漏极09以及与源极08和漏极09同层设置的触控信号线010,像素电极014通过第一过孔015与漏极09连接,触控电极012通过第二过孔016与触控信号线010连接,有源层04包括沟道区041、位于沟道区041一侧的源区042、位于沟道区041另一侧的漏区043、位于沟道区041与源区042之间的第一轻掺杂漏区044、以及位于沟道区041与漏区043之间的第二轻掺杂漏区045,漏极09通过第三过孔018与漏区043连接,源极08通过第四过孔017与源区042连接。
在阵列基板的制作过程中,在源漏极层上的平坦层011形成导通漏极09与像素电极014的第一过孔015后,通常需对平坦层011进行干刻处理(Descum)以加强平坦层011与其它膜层(例如,触控电极012)的粘附性。但在干刻处理的过程中,由于漏极09在第一过孔015处被暴露,会导致第一过孔015暴露出来的漏极09会被氧化,进而使漏极09与像素电极014之间的电阻较大,造成最终显示不良的问题。
实用新型内容
本申请提供一种阵列基板、显示面板以及显示装置,以解决由于漏极被氧化而导致的漏极与像素电极之间的接触电阻较大时产生的显示不良的问题。
本申请实施例提供一种阵列基板,包括:设置在衬底基板之上具有源极和漏极的源漏极层,设置在所述源漏极层之上的平坦层,以及设置在所述平坦层之上的像素电极,所述平坦层设置有导通所述像素电极和所述漏极的第一过孔,所述阵列基板在所述第一过孔的所述漏极和所述像素电极之间还设置有第一金属保护电极,所述第一金属保护电极在所述衬底基板上的正投影至少覆盖部分所述第一过孔暴露的所述漏极在所述衬底基板上的正投影,所述第一金属保护电极的还原性小于所述漏极的还原性。
优选的,所述阵列基板还包括:与所述源漏极层同层设置的触控信号线、设置在所述平坦层与所述像素电极之间的触控电极、以及设置在所述触控电极与所述像素电极之间的钝化层,所述平坦层设置有导通所述触控电极与所述触控信号线的第二过孔,所述阵列基板在所述第二过孔的所述触控电极与所述触控信号线之间还设置有第二金属保护电极,所述第二金属保护电极在所述衬底基板上的正投影至少覆盖部分所述第二过孔暴露的所述触控信号线在所述衬底基板上的正投影,所述第二金属保护电极的还原性小于所述触控信号线的还原性。
优选的,所述触控电极为触控感应电极,所述触控信号线为触控感应信号线;或者,所述触控电极为触控驱动电极,所述触控信号线为触控驱动信号线。
优选的,所述触控信号线与所述源极和漏极材质相同,所述第一金属保护电极和所述第二金属保护电极的材质相同。
优选的,所述源极、所述漏极以及所述触控信号线为钛/铝/钛,所述第一金属保护电极和所述第二金属保护电极为金属钼。
优选的,所述衬底基板与所述源漏极层之间还依次设置有有源层、设置在所述有源层之上的栅极绝缘层、设置在所述栅极绝缘层之上的栅极、以及设置在所述栅极之上的层间介质层,其中,所述有源层包括沟道区、位于所述沟道区一侧的源区以及位于在所述沟道区另一侧的漏区、所述源区与所述沟道区之间设置有第一轻掺杂漏区,所述漏区与所述沟道区之间还设置有第二轻掺杂漏区,所述源极通过第三过孔与所述源区连接,所述漏极通过第四过孔与所述漏区连接。
优选的,所述阵列基板在所述有源层与所述衬底基板之间还设置有缓冲层。
本申请实施例还提供一种显示装置,包括本申请实施例提供的所述阵列基板。
本申请实施例还提供一种阵列基板的制作方法,包括:
在衬底基板之上形成具有源极和漏极的源漏极层;
在所述源漏极层之上形成具有暴露所述漏极的第一过孔的平坦层;
在所述第一过孔处形成与所述漏极连接的第一金属保护电极,所述第一金属保护电极在所述衬底基板上的正投影至少覆盖部分所述第一过孔暴露的所述漏极在所述衬底基板上的正投影,所述第一金属保护电极的还原性小于所述漏极的还原性;
形成像素电极,其中,所述像素电极通过第一过孔与所述第一金属保护电极连接。
优选的,所述制作方法还包括:
在形成所述源极和所述漏极的同时形成触控信号线;
在形成暴露所述漏极的第一过孔的同时形成暴露所述触控信号线的第二过孔;
在所述第一过孔处形成与所述漏极连接的第一金属保护电极的同时,在所述第二过孔处形成与所述触控信号线连接的第二金属保护电极,所述第二金属保护电极在所述衬底基板上的正投影至少覆盖部分所述触控信号线在所述第二过孔的暴露区域在所述衬底基板上的正投影,所述第二金属保护电极的还原性小于所述触控信号线的还原性;
在形成像素电极之前,所述制作方法还包括:
在所述平坦层之上形成触控电极,其中,所述触控电极通过第二过孔与所述第二金属保护电极连接;
在所述触控电极之上形成钝化层,并去除所述钝化层的与所述第一过孔对应区域的膜层。
本申请实施例有益效果如下:本申请通过在漏极与像素电极导通的第一过孔内设置第一金属保护电极,该第一金属保护电极的还原性小于漏极的还原性,即,相比于漏极,该第一金属保护电极不容易被氧化,且第一金属保护电极在衬底基板上的正投影至少覆盖部分所述第一过孔暴露的所述漏极在所述衬底基板上的正投影,进而在对平坦层进行干刻处理时,可以降低第一过孔暴露的漏极被氧化的几率,进而改善由于漏极被氧化而使漏极与像素电极的接触电阻较大发生显示不良的问题。
附图说明
图1为现有技术中的一种阵列基板的结构示意图;
图2为本申请实施例提供的设置有第一金属保护电极的阵列基板的结构示意图;
图3本申请实施例提供的设置有第二金属保护电极的阵列基板的结构示意图;
图4本申请实施例提供的一种具体的阵列基板的结构示意图;
图5本申请实施例提供的一种阵列基板的制作流程图;
图6为本申请实施例中,制备完成层间介质层的阵列基板的结构示意图;
图7为本申请实施例中,制备完成源漏极层的阵列基板的结构示意图;
图8为本申请实施例中,制备完成平坦层的阵列基板的结构示意图;
图9为本申请实施例中,制备完成第一金属保护电极和第二金属保护电极的阵列基板的结构示意图;
图10为本申请实施例中,制备完成钝化层的阵列基板的结构示意图;
图11为本申请实施例中,制备完成像素电极的阵列基板的结构示意图。
具体实施方式
下面结合说明书附图对本申请实施例的实现过程进行详细说明。需要注意的是,自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
参见图2,本申请实施例提供一种阵列基板,包括:设置在衬底基板1之上具有源极8和漏极9的源漏极层,设置在源漏极层之上的平坦层11,以及设置在平坦层11之上的像素电极14,平坦层11设置有导通像素电极14和漏极9的第一过孔15,阵列基板在第一过孔15的漏极9和像素电极14之间还设置有第一金属保护电极19,即,第一金属保护电极19设置于第一过孔15内,具***于漏极9与像素电极14之间,第一金属保护电极19在衬底基板1上的正投影至少覆盖部分第一过孔暴露的漏极在衬底基板1上的正投影,第一金属保护电极19的还原性小于漏极9的还原性。优选的,为了最大程度地避免漏极9被氧化,第一金属保护电极19在衬底基板1上的正投影完全覆盖第一过孔暴露的漏极9在衬底基板1上的正投影。
本申请通过在漏极与像素电极导通的第一过孔内设置第一金属保护电极,该第一金属保护电极的还原性小于漏极的还原性,即,相比于漏极,该第一金属保护电极不容易被氧化,且第一金属保护电极在衬底基板上的正投影至少覆盖部分所述第一过孔暴露的漏极在衬底基板上的正投影,进而在对平坦层进行干刻处理时,可以降低第一过孔暴露的漏极被氧化的几率,进而改善由于漏极被氧化而使漏极与像素电极的接触电阻较大发生显示不良的问题。
优选的,源极、漏极的材质为Ti/Al/Ti,第一保护电极的材质金属Mo,像素电极的材质为ITO,即,对于现有技术,由于在平坦层形成第一过孔后需在平坦层上形成其它膜层(例如,在平坦层上形成触控电极,触控电极为ITO),为了加强平坦层与触控电极层的粘附性,通常需对平坦层进行干刻处理(Descum工艺),但Descum工艺会涉及氧气的使用,进而在第一过孔区处暴露的Ti会被氧化,致使最终形成的阵列基板由于在漏极与像素电极之间的电阻较大导致显示不良的问题,而本申请实施例通过在平坦层形成第一过孔之后,并在对平坦层进行干刻处理之前,在第一过孔处的漏极之上形成Mo金属,由于Mo金属不容易被氧化,进而可以在保证漏极与像素电极具有较好的导电性的同时,对漏极进行保护,避免漏极被氧化时导致漏极与像素电极之间的电阻较大的问题。
在具体实施时,参见图4,衬底基板1与源漏极层之间还依次可以设置有有源层4、设置在有源层4之上的栅极绝缘层5、设置在栅极绝缘层5之上的栅极6、以及设置在栅极6之上的层间介质层7,其中,有源层4具体可以包括沟道区41、位于沟道区41一侧的源区42以及位于在沟道区41另一侧的漏区43、源区42与沟道区41之间还可以设置有第一轻掺杂漏区44,漏区43与沟道区41之间还可以设置有第二轻掺杂漏区45,源极8通过穿过层间介质层7与栅极绝缘层5的第三过孔17与源区42连接,漏极9通过穿过层间介质层7与栅极绝缘层5的第四过孔18与漏区43连接。当然,以上只是以一种具体的阵列基板具有的各个膜层结构进行的举例说明,在像素电极14与漏极9通过平坦层11的第一过孔15导通的前提下,具体阵列基板各个膜层也可以为其它的层级结构关系,在此不做限制。另外,有源层4的沟道区41具体可以为多晶硅,源区42、漏区43、第一轻掺杂漏区44以及第二轻掺杂漏区45可以为掺杂有不同杂质量多晶硅。层间介质层7具体可以为SiO或SiN。平坦层具体可以为亚克力。钝化层具体可以为SiN。触控电极12还可以复用作公共电极。
优选的,参见图3,在具体实施时,阵列基板还包括:与源漏极层同层设置的触控信号线10、设置在平坦层11与像素电极14之间的触控电极12(该触控电极也可以复用作公共电极)、以及设置在触控电极12与像素电极14之间的钝化层13,平坦层11设置有导通触控电极12与触控信号线10的第二过孔16,阵列基板在第二过孔16的触控电极12与触控信号线10之间还设置有第二金属保护电极20,第二金属保护电极20在衬底基板1上的正投影至少覆盖部分第二过孔暴露的触控信号线10在衬底基板1上的正投影,第二金属保护电极20的还原性小于触控信号线10的还原性。即,阵列基板为双源(Dual Source)设计,触控信号线10与源极8和漏极9同层设置,其中,漏极9通过第一过孔15与像素电极14的接触,提供显示驱动信号,触控信号线10通过第二过孔16与触控电极12搭接,提供触控信号,平坦层11有第一过孔15和第二过孔16。当然,钝化层13在第一过孔15处也形成有暴露区域,以使钝化层13之上的像素电极14能够穿过钝化层13以及平坦层11,进而与漏极9通过第一金属保护电极19导通,第一过孔15在衬底基板1上的正投影与触控电极12在衬底基板上的正投影不重叠。具体的触控电极可以为触控感应电极,触控信号线可以为触控感应信号线。本实施例中,通过在第二过孔处的触控信号线与触控电极之间设置第二金属保护电极,可以改善在平坦层的干刻处理过程中,由于触控信号线被氧化而使触控信号线与触控电极的接触电阻较大发生触控不良的问题。
优选的,触控信号线与源极、漏极的材质相同,均为Ti/Al/Ti,第二保护电极和第一保护电极的材质相同,为金属Mo,像素电极和触控电极的材质相同,为ITO。
参见图4,在具体实施时,阵列基板在有源层4与衬底基板1之间还可以设置有缓冲层3,缓冲层3与衬底基板1之间还可以设置有遮光层2,其中,遮光层2在衬底基板1上的正投影至少覆盖有源层4的沟道区41在衬底基板1上的正投影,当然,图3是以遮光层2在衬底基板1上的正投影覆盖整个有源层4为例进行的举例说明。
本申请实施例还提供一种显示面板,包括本申请实施例提供的阵列基板。
本申请实施例还提供一种显示装置,包括本申请实施例提供的显示面板。
参见图5,本申请实施例还提供一种阵列基板的制作方法,包括:
步骤101、在衬底基板之上形成具有源极和漏极的源漏极层。
优选的,在形成源极和漏极的同时形成触控信号线。
步骤102、在源漏极层之上形成具有暴露漏极的第一过孔的平坦层。
优选的,在形成暴露漏极的第一过孔的同时形成暴露触控信号线的第二过孔。
步骤103、在第一过孔处形成与漏极连接的第一金属保护电极,第一金属保护电极在衬底基板上的正投影至少覆盖部分漏极在第一过孔的暴露区域在衬底基板上的正投影,第一金属保护电极的还原性小于漏极的还原性。
优选的,在第一过孔处形成与漏极连接的第一金属保护电极的同时,在第二过孔处形成与触控信号线连接的第二金属保护电极,第二金属保护电极在衬底基板上的正投影至少覆盖部分触控信号线在第二过孔的暴露区域在衬底基板上的正投影,第二金属保护电极的还原性小于触控信号线的还原性。
步骤104、形成像素电极,其中,像素电极通过第一过孔与第一金属保护电极连接。
优选的,在形成像素电极之前,该制作方法还包括:
在平坦层之上形成触控电极,其中,触控电极通过第二过孔与第二金属保护电极连接;
在所述触控电极之上形成钝化层,并去除所述钝化层的与所述第一过孔对应区域的膜层。
为了更详细的对本申请提供的阵列基板的制备方法进行说明,结合附图6至附图11举例如下:
本申请实施例提供一种具体的阵列基板的制备方法,包括:
步骤一,在衬底基板1之上依次形成遮光层2、缓冲层3、有源层4、栅极绝缘层5、栅极6、层间介质层7,其中,层间介质层7具有第三过孔17和第四过孔18。在衬底基板1上制备层间介质层7后的示意图如图6所示。
步骤二,在完成上述步骤的衬底基板1上形成包括源极8和漏极9的源漏极层,并同时形成触控信号线10,例如,同时形成触控感应信号线,其中,源极8、漏极9以及触控信号线10的材质为Ti/Al/Ti。制备完成源漏极层后的示意图如图7所示。
步骤三,在源漏极层上形成具有第一过孔15和第二过孔16的平坦层11,其中,第一过孔15暴露漏极9,第二过孔16暴露触控信号线10。具体的,在平坦层11形成第一过孔15和第二过孔16后,可以对平坦层进行固化处理。制备完成具有第一过孔15和第二过孔16的平坦层11的示意图如图8所示。
步骤四,在第一过孔15处形成与漏极8连接的第一金属保护电极19,在第二过孔16处形成与触控信号线10连接的第二金属保护电极20,第一金属保护电极19在衬底基板上的正投影覆盖全部第一过孔15暴露的漏极9在衬底基板1上的正投影,第二金属保护电极20在衬底基板1上的正投影覆盖全部在第二过孔16暴露的触控信号线10在衬底基板1上的正投影,第一金属保护电极19和第二金属保护电极20的材质为Mo。具体的,可以在平坦层11上先形成一层金属Mo,在通过掩模、刻蚀以及剥离工艺在第一过孔15处形成第一金属保护电极19,在第二过孔16处形成第二金属保护电极20,在形成第一金属保护电极19和第二金属保护电极20后,对平坦层11进行干刻处理。制备完成第一金属保护电极19和第二金属保护电极20的示意图如图9所示。
步骤五,在完成上述工艺的衬底基板1上,形成触控电极12,例如,形成触控感应电极,触控电极12在第二过孔16处与触控信号线10连接,在触控电极12上形成钝化层13,并去除钝化层13的与第一过孔15的对应膜层。制备完成钝化层13的示意图如图10所示。
步骤六,在钝化层13上形成像素电极14,其中,像素电极14通过第一过孔15与漏极9连接。制备完成像素电极的14示意图如图11所示。
本申请实施例有益效果如下:本申请通过在漏极与像素电极导通的第一过孔内设置第一金属保护电极,该第一金属保护电极的还原性小于漏极的还原性,即,相比于漏极,该第一金属保护电极不容易被氧化,且第一金属保护电极在衬底基板上的正投影至少覆盖部分所述第一过孔暴露的漏极在衬底基板上的正投影,进而在对平坦层进行干刻处理时,可以降低第一过孔暴露的漏极被氧化的几率,进而改善由于漏极被氧化而使漏极与像素电极的接触电阻较大发生显示不良的问题。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板,包括:设置在衬底基板之上具有源极和漏极的源漏极层,设置在所述源漏极层之上的平坦层,以及设置在所述平坦层之上的像素电极,所述平坦层设置有导通所述像素电极和所述漏极的第一过孔,其特征在于,所述阵列基板在所述第一过孔的所述漏极和所述像素电极之间还设置有第一金属保护电极,所述第一金属保护电极在所述衬底基板上的正投影至少覆盖部分所述第一过孔暴露的所述漏极在所述衬底基板上的正投影,所述第一金属保护电极的还原性小于所述漏极的还原性。
2.如权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括:与所述源漏极层同层设置的触控信号线、设置在所述平坦层与所述像素电极之间的触控电极、以及设置在所述触控电极与所述像素电极之间的钝化层,所述平坦层设置有导通所述触控电极与所述触控信号线的第二过孔,所述阵列基板在所述第二过孔的所述触控电极与所述触控信号线之间还设置有第二金属保护电极,所述第二金属保护电极在所述衬底基板上的正投影至少覆盖部分所述第二过孔暴露的所述触控信号线在所述衬底基板上的正投影,所述第二金属保护电极的还原性小于所述触控信号线的还原性。
3.如权利要求2所述的阵列基板,其特征在于,所述触控电极为触控感应电极,所述触控信号线为触控感应信号线;或者,所述触控电极为触控驱动电极,所述触控信号线为触控驱动信号线。
4.如权利要求2所述的阵列基板,其特征在于,所述触控信号线与所述源极和漏极材质相同,所述第一金属保护电极和所述第二金属保护电极的材质相同。
5.如权利要求2述的阵列基板,其特征在于,所述源极、所述漏极以及所述触控信号线为钛/铝/钛,所述第一金属保护电极和所述第二金属保护电极为金属钼。
6.如权利要求1所述的阵列基板,其特征在于,所述衬底基板与所述源 漏极层之间还依次设置有有源层、设置在所述有源层之上的栅极绝缘层、设置在所述栅极绝缘层之上的栅极、以及设置在所述栅极之上的层间介质层,其中,所述有源层包括沟道区、位于所述沟道区一侧的源区以及位于在所述沟道区另一侧的漏区、所述源区与所述沟道区之间设置有第一轻掺杂漏区,所述漏区与所述沟道区之间还设置有第二轻掺杂漏区,所述源极通过第三过孔与所述源区连接,所述漏极通过第四过孔与所述漏区连接。
7.如权利要求6所述阵列基板,其特征在于,所述阵列基板在所述有源层与所述衬底基板之间还设置有缓冲层。
8.如权利要求7所述阵列基板,其特征在于,所述阵列基板在所述缓冲层与所述衬底基板之间还设置有遮光层,所述遮光层在衬底基板上的正投影至少覆盖所述有源层的所述沟道区在衬底基板上的正投影。
9.一种显示面板,其特征在于,包括如权利要求1-8任一项所述的阵列基板。
10.一种显示装置,其特征在于,包括如权利要求9所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720439149.9U CN206834178U (zh) | 2017-04-24 | 2017-04-24 | 一种阵列基板、显示面板以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720439149.9U CN206834178U (zh) | 2017-04-24 | 2017-04-24 | 一种阵列基板、显示面板以及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206834178U true CN206834178U (zh) | 2018-01-02 |
Family
ID=60768900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720439149.9U Active CN206834178U (zh) | 2017-04-24 | 2017-04-24 | 一种阵列基板、显示面板以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206834178U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106910750A (zh) * | 2017-04-24 | 2017-06-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板以及阵列基板的制作方法 |
CN108646451A (zh) * | 2018-04-28 | 2018-10-12 | 上海中航光电子有限公司 | 显示面板和显示装置 |
CN111403541A (zh) * | 2020-04-16 | 2020-07-10 | 京东方科技集团股份有限公司 | 光电探测器与显示基板 |
CN111916464A (zh) * | 2020-09-15 | 2020-11-10 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
WO2023164977A1 (zh) * | 2022-03-02 | 2023-09-07 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其修复方法 |
-
2017
- 2017-04-24 CN CN201720439149.9U patent/CN206834178U/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106910750A (zh) * | 2017-04-24 | 2017-06-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板以及阵列基板的制作方法 |
CN108646451A (zh) * | 2018-04-28 | 2018-10-12 | 上海中航光电子有限公司 | 显示面板和显示装置 |
CN111403541A (zh) * | 2020-04-16 | 2020-07-10 | 京东方科技集团股份有限公司 | 光电探测器与显示基板 |
CN111916464A (zh) * | 2020-09-15 | 2020-11-10 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
CN111916464B (zh) * | 2020-09-15 | 2023-12-01 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
WO2023164977A1 (zh) * | 2022-03-02 | 2023-09-07 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其修复方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106910750A (zh) | 一种阵列基板、显示面板以及阵列基板的制作方法 | |
CN206834178U (zh) | 一种阵列基板、显示面板以及显示装置 | |
CN108470717B (zh) | 阵列基板及其制备方法、显示面板及显示装置 | |
CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
CN104716196B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
CN106847932A (zh) | 一种薄膜晶体管、阵列基板、显示装置及薄膜晶体管制造方法 | |
KR20170054844A (ko) | 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법 | |
CN104317097A (zh) | 一种coa基板及其制作方法和显示装置 | |
CN104576658B (zh) | 一种阵列基板及其制作方法及显示器 | |
CN104253159A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
CN103872060B (zh) | 阵列基板及其制造方法 | |
JP2018502321A (ja) | Ltpsアレイ基板 | |
CN103489826A (zh) | 阵列基板、制备方法以及显示装置 | |
CN108376688A (zh) | 一种感光组件及其制备方法、阵列基板、显示装置 | |
CN107170807A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN104133313A (zh) | 阵列基板及其制备方法、液晶显示装置 | |
CN107799466A (zh) | Tft基板及其制作方法 | |
CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
CN103545252B (zh) | 阵列基板及其制备方法、液晶显示装置 | |
CN107850963A (zh) | 具有触摸面板的显示装置以及其制造方法 | |
CN103489874B (zh) | 阵列基板及其制备方法、显示装置 | |
CN107275341A (zh) | 一种阵列基板及其制造方法 | |
US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
CN204129400U (zh) | 一种coa基板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |