CN206573970U - 一种高电源抑制比全cmos基准电压源 - Google Patents
一种高电源抑制比全cmos基准电压源 Download PDFInfo
- Publication number
- CN206573970U CN206573970U CN201720277052.2U CN201720277052U CN206573970U CN 206573970 U CN206573970 U CN 206573970U CN 201720277052 U CN201720277052 U CN 201720277052U CN 206573970 U CN206573970 U CN 206573970U
- Authority
- CN
- China
- Prior art keywords
- source
- pmos
- circuit
- nmos tube
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本实用新型公开一种高电源抑制比全CMOS基准电压源,包括基准电压源,该基准电压源包括启动电路、电流源电路和温度补偿电路;启动电路的输出端连接电流源电路的输入端,电流源电路的输出端连接温度补偿电路的输入端,温度补偿电路的输出端形成整个基准电压源的输出端。本实用新型利用工作在亚阈值区MOS管的工作特性,产生纳安量级的基准电流,采用共源共栅电流镜,来抑制电源噪声。此外,本实用新型不仅具有芯片面积小、功耗低,仅为纳瓦量级;而且具有高电源抑制比,低温漂系数和低电源电压调整率的优点,且没有使用电阻、二极管以及三极管,与标准CMOS工艺兼容,有效的缩小了版图面积,并降低生产成本。
Description
技术领域
本实用新型涉及集成电路技术领域,具体涉及一种高电源抑制比全CMOS基准电压源。
背景技术
基准电压源在数模混合电路和模拟混合电路中是一个重要的模块,常常被应用于电压管理芯片、数模转换器(DAC)、模数转换器(ADC)和锁相环(PLL)、低压差线性稳压器(LDO)等电路中,基准电压源为***提供直流参考电压。高精度、高稳定性的基准电压源是高性能模拟集成电路的必要单元。鉴于具有低温度系数、高电源抑制比、以及能与标准CMOS工艺相兼容等优点,使得CMOS基准电压源电路获得了广泛的研究和应用,它为***提供一个受电源电压、工艺参数和温度变化影响很小的直流电压或电流,其性能直接影响到了***的精度和稳定性。
随着集成电路***的进一步复杂化,对于模拟集成电路基本模块,如ADC、DAC、LDO等电路提出了更高的精度及速度要求,这就使得对片内集成的CMOS基准电压源提出了更高的要求。此外,CMOS基准电压源在根据不同的应用需要满足低电源电压、高精度、低功耗、高电源抑制比(PSRR)和低电压调整率(LS)等不同要求。因此,研究设计满足不同性能要求的不同电路结构的CMOS基准电压源具有现实意义和实用价值。
实用新型内容
本实用新型所要解决的技术问题是现有基准电压源版图面积大,功耗高,以及电源抑制比较低的问题,提供一种高电源抑制比全CMOS基准电压源。
为解决上述问题,本实用新型是通过以下技术方案实现的:
一种高电源抑制比全CMOS基准电压源,包括基准电压源,该基准电压源包括启动电路、电流源电路和温度补偿电路;启动电路的输出端连接电流源电路的输入端,电流源电路的输出端连接温度补偿电路的输入端,温度补偿电路的输出端形成整个基准电压源的输出端;
启动电路,帮助基准源摆脱简并偏置点,进入正常工作状态;
电流源电路,利用工作在亚阈值区MOS管工作特性,产生纳安量级的基准电流;采用共源共栅电流镜,抑制电源噪声;采用工作在线性区的MOS管代替传统基准电压源中的电阻,为基准电压产生电路提供电流偏置;
温度补偿电路,利用不同的MOS管形成栅源电压差,通过相互调节,得到一个与温度无关的参考电压。
上述方案中,形成栅源电压差的MOS管是1.8V的MOS管和3.3V的MOS管。
上述方案中,启动电路包括PMOS管M1、M2、M3,NMOS管M4、M5,以及电容C1;PMOS管M1和M3的源极连接到电源VDD;电容C1的下极板和NMOS管M4和M5的源极连接到地GND;PMOS管M1的栅极和漏极与PMOS管M2的源极相连接;PMOS管M2的栅极和漏极、PMOS管M3的栅极、NMOS管M4的栅极与电容C2的上极板相连接;NMOS管M3和M4的漏极与M5的栅极相连接;NMOS管M5的漏极形成启动电路的输出端,并与电流源电路的输入端连接。
上述方案中,电流源电路包括PMOS管M6、M7、M11、M12、M15、M16,以及NMOS管M8、M9、M10、M13、M14、M17、M18;PMOS管M6、M11和M15的源极连接到电源VDD;NMOS管M10、M14、M18的源极连接到地GND;PMOS管M6的栅极和漏极、PMOS管M7的源极、PMOS管M11和M15的栅极相连接,形成电流源电路的第一输出端,并与温度补偿电路的第一输入端连接;PMOS管M7的栅极和漏极与NMOS管M8的漏极、PMOS管M12和M16的栅极相连接,形成电流源电路的第二输出端,并与温度补偿电路的第二输入端连接;NMOS管M8的栅极与PMOS管M12的漏极、NMOS管M13的栅极和漏极相连接,形成电流源电路的输入端,并与启动电路的输出端连接;NMOS管M8的源极与NMOS管M9的漏极相连接;NMOS管M9的栅极、NMOS管M14的栅极和漏极与NMOS管M13的源极相连接;NMOS管M9的源极与NMOS管M10的漏极相连接;NMOS管M10、M17和M18的栅极和NMOS管M17的漏极连接到PMOS管M16的漏极;PMOS管M11的漏极与PMOS管M12的源极相连接;PMOS管M15的漏极与PMOS管M16的源极相连接;NMOS管M17的源极与NMOS管M18的漏极相连接。
上述方案中,温度补偿电路包括PMOS管M19、M20,NMOS管M21、M22,以及电容C2;PMOS管M19的源极连接到电源VDD;NMOS管M22的源极和电容C2的下极板连接到地GND;PMOS管M19的栅极形成温度补偿电路的第一输入端,并与电流源电路的第一输出端连接;PMOS管M19的漏极与PMOS管M20的源极相连接;PMOS管M20的栅极形成温度补偿电路的第二输入端,并与电流源电路的第二输出端连接;PMOS管M20的漏极与NMOS管M21的漏极和栅极、NMOS管M22的栅极相连接;NMOS管M21的源极、NMOS管M22的漏极与电容C2的上极板相连接,并形成整个基准电压源的输出端Vref。
与现有技术相比,本实用新型利用工作在亚阈值区MOS管的工作特性,产生纳安量级的基准电流,采用共源共栅电流镜,来抑制电源噪声。此外,本实用新型不仅具有芯片面积小、功耗低,仅为纳瓦量级;而且具有高电源抑制比,低温漂系数和低电源电压调整率的优点,且没有使用电阻、二极管以及三极管,与标准CMOS工艺兼容,有效的缩小了版图面积,并降低生产成本。
附图说明
图1为一种高电源抑制比全CMOS基准电压源的原理图。
具体实施方式
下面结合附图和实施例,详细描述本实用新型的技术方案:
一种高电源抑制比全CMOS基准电压源,如图1所示,包括启动电路、电流源和温度补偿电路。启动电路的输出端连接电流源电路的输入端,电流源电路的输出端连接温度补偿电路的输入端,温度补偿电路的输出端形成整个基准电压源的输出端Vref。
启动电路,在基准电压源开启时提供电流,使得基准电压源摆脱简并偏置点,进入正常工作状态。在本实用新型优选实施例中,上述启动电路包括PMOS管M1、M2、M3,NMOS管M4、M5和电容C1。其中,M1、M3的源极连接到电源VDD;电容C1的下极板和M4、M5的源极连接到地GND;M1的栅极、漏极与M2的源极相连接;M2的栅极、漏极、M3、M4的栅极与电容C2的上极板相连接;M3、M4的漏极与M5的栅极相连接;M5的漏极与电流源电路中的M8、M13的栅极、M12、M13的漏极相连接。
电流源电路,利用工作在亚阈值区MOS管的工作特性,产生电流。采用共源共栅电流镜,抑制电源噪声;采用工作在线性区的MOS管代替传统基准电压源中的电阻,为基准电压产生电路提供电流偏置;在本实用新型优选实施例中,上述纳电流源电路包括PMOS管M6、M7、M11、M12、M15、M16,NMOS管M8、M9、M10、M13、M14、M17、M18。其中M6、M11、M15的源极连接到电源VDD;M10、M14、M18的源极连接到地GND;M6的栅极、漏极与M7的源极、M11、M15的栅极相连接,并连接到温度补偿电路中M19的栅极;M7的栅极、漏极与M8的漏极、M12、M16的栅极相连接,并连接到温度补偿电路中M20的栅极;M8的栅极与M12的漏极、M13的栅极、漏极相连接,并连接到启动电路中M5的漏极;M8的源极与M9的漏极相连接;M9的栅极、M14的栅极、漏极与M13的源极相连接;M9的源极与M10的漏极相连接;M10、M17、M18的栅极和M17的漏极连接到M16的漏极;M11的漏极与M12的源极相连接;M15的漏极与M16的源极相连接;M17的源极与M18的漏极相连接。
温度补偿电路,采用1.8VMOS管和3.3VMOS管栅源电压差,通过相互调节,得到一个与温度无关的参考电压。在本实用新型优选实施例中,上述温度补偿电路包括PMOS管M19、M20,NMOS管M21、M22和电容C2。其中,M19的源极连接到电源VDD;M22的源极、电容C2的下极板连接到地GND;M19的栅极与电流源电路中的M6、M11、M15的栅极、M6的漏极、M7的源极相连接;M19的漏极与M20的源极相连接;M20的栅极与电流源电路中的M7、M12、M16的栅极、M7、M8的漏极相连接;M20的漏极与M21的漏极、栅极、M22的栅极相连接;M21的源极、M22的漏极与电容C2的上极板相连接,并连接到输出端Vref。
本实用新型的工作原理为:
启动电路中,当电源电压VDD由零开始上升时,由于M1、M2的栅极为低电平,其源极为电源电压VDD,所以M1、M2导通,此时给C1充电,M3、M4组成反相器,M5栅极为高电平,M5导通,给电流源电路一个启动电流,迫使电路脱离简并点;直到VDD上升到VTH,反相器M5栅极为低电平,最终M5截止,启动电路和核心电路脱离,完成整个启动过程,此后M5始终处于截止状态,没有静态电流,不消耗功率。
电流源电路由MOS管M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17和M18构成,其中M6、M7、M11、M12、M15和M16构成三对共源共栅电流镜,作用是镜像电流;为基准电压源的电源抑制比,采用共源共栅结构;工作在亚阈值区的MOS管的I-V特性可以表示为:
式中,ID为MOS管的漏端电流;K=W/I为MOS管的宽长比;I0为特征电流,μ=μ0(T0/T)m为MOS管的电子迁移率,T0为参考温度,μ0为参考温度T0时的电子迁移率,T表示为绝对温度,m为温度指数,COX=εOX/tOX为栅氧化层电容,其中εOX是氧化物介电常数,tOX是氧化层厚度,η是亚阈值区斜率因子,VGS是MOS管的栅源电压,VT=kBT/q为热电压,kB为玻尔兹曼常数,q为电子电荷,VTH表示MOS管的阈值电压,VDS表示MOS管的漏源电压。
当VDS>3VT时,可以忽略掉VDS对ID的影响,因此简化表示为:
进一步得到MOS管的栅源电压:
η取决于栅氧化层和损耗层的电容,现η假定为一个常数。
VGSi为MOS管Mi的栅源电压,VDSi为MOS管Mi的漏源电压,VTHi为MOS管Mi的阈值电压,Ki为MOS管Mi的宽长比。
M9和M14均工作在亚阈值区,且两个MOS管栅极连接在一起,电位相同,而源极电位不相等,因此M9和M14源极的电位差等于M10的漏源电压VDS10,因此M10的漏源电压VDS10表示为:
M10工作在线性区,M10的I-V特性曲线可以表示为:
忽略的影响,再次表示为:
IP=ID10=β[(VA-VTH)VDS10] (6)
式中,IP为电流源电路的输出电流,β=μCOXK10,μ(μ=μ0(T0/T)m)为电子迁移率,m为温度指数,COX为栅氧化层电容,K10为M10的宽长比,ID10为M10的漏极电流,VTH为阈值电压,VTH=VTH0-κT,VTH0表示绝对温度为0K时的阈值电压值,κ为VTH的温度系数。电流IP的温度系数可以表示为:
在电路中,偏置电压VA=VGS18;M10工作在饱和区,所以VGS18可以表示为:
ID18=QIP=ID10 (9)
式中Q为电路中M18与M10的漏电流的之比,根据公式(7)和(8),电流源电路中的TCI最终可被表示为:
由于温度指数m的值约为1.5,TCI值很小,所以电流源的输出电流IP表现出良好的温度特性,能为温度补偿电路中提供一个稳定的偏置电流,并驱动其正常工作。
温度补偿电路参考附图1,由工作在亚阈值区的MOS管M19~M22组成。M19、M20与电流源电路中的M15、M16构成共源共栅电流镜结构,可以从电流源电路中镜像电流;利用工作在亚阈值区的1.8VMOS管和3.3VMOS管的栅源电压差,得到一个零温漂的参考电压;M21、M22管为温度补偿的核心电路,均工作在亚阈值区;参考附图1可以得到输出基准电压Vref的表达式为:
Vref=VGS22-VGS21 (11)
利用在亚阈值区工作的MOS管的I-V特性,可以得到输出电压Vref表达式:
式中,tOX,i表示MOS管Mi的栅氧化层厚度,△VTH表示MOS管M22、M21阈值电压之差;其中阈值电压的表达式为:
VTH=VTH0-κT (13)
因此△VTH具有负温度系数;再通过对具有正温度系数的Vref和具有负温度系数的△VTH相互调节,便可得到一个和温度无关的输出基准电压Vref,阈值电压VTH进一步可以表示为:
式中,εsi表示硅衬底的相对电介质常数;NA为衬底掺杂浓度;ni为本征载流子浓度;Eg为带隙;ψB为费米能级势能与本征能级势能之差;
式中,NC为导带的有效态状态密度,Nν为价带的有效态状态密度,忽略体效应,可以得到参考电压的温度系数TCV:
令参考电压的温度系数为零,则可以确定MOS管的宽长比:
由此式可以见得,通过对K21/K22的调整,便可以得到温度系数为零的参考电压。电容C2的目的提高电源电压抑制比。
在SMIC0.18–μmCMOS工艺标准下,使用CadenceSpectre仿真器进行仿真。仿真结果表明,在1.8V电源电压下,本基准电压源的电源电压抑制比在低频时为-85.62dB,在高频时为-42dB;在-25—125℃的温度范围内具有34.43ppm/℃的温度系数;在1.0V—3.4V电源电压范围内具有0.06%的电源电压调整率,其功耗为206nW,这些仿真结果验证了以上措施的有效性。
Claims (5)
1.一种高电源抑制比全CMOS基准电压源,包括基准电压源,其特征在于:该基准电压源包括启动电路、电流源电路和温度补偿电路;启动电路的输出端连接电流源电路的输入端,电流源电路的输出端连接温度补偿电路的输入端,温度补偿电路的输出端形成整个基准电压源的输出端;
启动电路,帮助基准源摆脱简并偏置点,进入正常工作状态;
电流源电路,利用工作在亚阈值区MOS管工作特性,产生纳安量级的基准电流;采用共源共栅电流镜,抑制电源噪声;采用工作在线性区的MOS管代替传统基准电压源中的电阻,为基准电压产生电路提供电流偏置;
温度补偿电路,利用不同的MOS管形成栅源电压差,通过相互调节,得到一个与温度无关的参考电压。
2.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源,其特征在于:形成栅源电压差的MOS管是1.8V的MOS管和3.3V的MOS管。
3.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源,其特征在于:启动电路包括PMOS管M1、M2、M3,NMOS管M4、M5,以及电容C1;
PMOS管M1和M3的源极连接到电源VDD;电容C1的下极板和NMOS管M4和M5的源极连接到地GND;PMOS管M1的栅极和漏极与PMOS管M2的源极相连接;PMOS管M2的栅极和漏极、PMOS管M3的栅极、NMOS管M4的栅极与电容C2的上极板相连接;NMOS管M3和M4的漏极与M5的栅极相连接;NMOS管M5的漏极形成启动电路的输出端,并与电流源电路的输入端连接。
4.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源,其特征在于:电流源电路包括PMOS管M6、M7、M11、M12、M15、M16,以及NMOS管M8、M9、M10、M13、M14、M17、M18;
PMOS管M6、M11和M15的源极连接到电源VDD;NMOS管M10、M14、M18的源极连接到地GND;PMOS管M6的栅极和漏极、PMOS管M7的源极、PMOS管M11和M15的栅极相连接,形成电流源电路的第一输出端,并与温度补偿电路的第一输入端连接;PMOS管M7的栅极和漏极与NMOS管M8的漏极、PMOS管M12和M16的栅极相连接,形成电流源电路的第二输出端,并与温度补偿电路的第二输入端连接;NMOS管M8的栅极与PMOS管M12的漏极、NMOS管M13的栅极和漏极相连接,形成电流源电路的输入端,并与启动电路的输出端连接;NMOS管M8的源极与NMOS管M9的漏极相连接;NMOS管M9的栅极、NMOS管M14的栅极和漏极与NMOS管M13的源极相连接;NMOS管M9的源极与NMOS管M10的漏极相连接;NMOS管M10、M17和M18的栅极和NMOS管M17的漏极连接到PMOS管M16的漏极;PMOS管M11的漏极与PMOS管M12的源极相连接;PMOS管M15的漏极与PMOS管M16的源极相连接;NMOS管M17的源极与NMOS管M18的漏极相连接。
5.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源,其特征在于:温度补偿电路包括PMOS管M19、M20,NMOS管M21、M22,以及电容C2;
PMOS管M19的源极连接到电源VDD;NMOS管M22的源极和电容C2的下极板连接到地GND;PMOS管M19的栅极形成温度补偿电路的第一输入端,并与电流源电路的第一输出端连接;PMOS管M19的漏极与PMOS管M20的源极相连接;PMOS管M20的栅极形成温度补偿电路的第二输入端,并与电流源电路的第二输出端连接;PMOS管M20的漏极与NMOS管M21的漏极和栅极、NMOS管M22的栅极相连接;NMOS管M21的源极、NMOS管M22的漏极与电容C2的上极板相连接,并形成整个基准电压源的输出端Vref。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720277052.2U CN206573970U (zh) | 2017-03-21 | 2017-03-21 | 一种高电源抑制比全cmos基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720277052.2U CN206573970U (zh) | 2017-03-21 | 2017-03-21 | 一种高电源抑制比全cmos基准电压源 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206573970U true CN206573970U (zh) | 2017-10-20 |
Family
ID=60055925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720277052.2U Withdrawn - After Issue CN206573970U (zh) | 2017-03-21 | 2017-03-21 | 一种高电源抑制比全cmos基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206573970U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106843358A (zh) * | 2017-03-21 | 2017-06-13 | 桂林电子科技大学 | 一种高电源抑制比全cmos基准电压源 |
CN108983858A (zh) * | 2018-07-25 | 2018-12-11 | 南京微盟电子有限公司 | 一种高电源抑制比耗尽基准电压源 |
-
2017
- 2017-03-21 CN CN201720277052.2U patent/CN206573970U/zh not_active Withdrawn - After Issue
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106843358A (zh) * | 2017-03-21 | 2017-06-13 | 桂林电子科技大学 | 一种高电源抑制比全cmos基准电压源 |
CN108983858A (zh) * | 2018-07-25 | 2018-12-11 | 南京微盟电子有限公司 | 一种高电源抑制比耗尽基准电压源 |
CN108983858B (zh) * | 2018-07-25 | 2020-01-10 | 南京微盟电子有限公司 | 一种高电源抑制比耗尽基准电压源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106843358B (zh) | 一种高电源抑制比全cmos基准电压源 | |
CN106527572B (zh) | 一种低功耗低温漂cmos亚阈值基准电路 | |
CN105278606B (zh) | 一种亚阈值全cmos基准电压源 | |
CN107340796B (zh) | 一种无电阻式高精度低功耗基准源 | |
CN104503530B (zh) | 一种高性能高可靠度的低压cmos基准电压源 | |
CN107066015B (zh) | 一种全共栅共源基准电压源 | |
CN205139757U (zh) | 一种亚阈值全cmos基准电压源 | |
CN207051761U (zh) | 一种基于不同材质电阻的高精度基准电压源 | |
CN103309392B (zh) | 一种二阶温度补偿的无运放全cmos基准电压源 | |
CN107066003A (zh) | 低功耗基准电压源 | |
CN107861557A (zh) | 一种mos管实现二极管的高阶温度补偿带隙基准电路 | |
CN107272804A (zh) | 一种基于不同材质电阻的高精度基准电压源 | |
CN108897365A (zh) | 一种高精度电流模式基准电压源 | |
CN104516391B (zh) | 一种低功耗低温漂的cmos基准电压源 | |
CN105468085B (zh) | 一种无Bipolar晶体管的CMOS基准电压源 | |
CN105320199B (zh) | 一种具有高阶补偿的基准电压源 | |
CN103399606B (zh) | 一种低压非带隙基准电压源 | |
CN101571728B (zh) | 一种非带隙的高精度基准电压源 | |
CN103309391A (zh) | 高电源抑制比、低功耗基准电流及基准电压产生电路 | |
CN108594924A (zh) | 一种超低功耗全cmos亚阈工作的带隙基准电压电路 | |
CN105094207A (zh) | 消除体效应的带隙基准源 | |
CN207352505U (zh) | 一种无电阻式高精度低功耗基准源 | |
CN107797601A (zh) | 一种低功耗亚阈值全mos管的基准电压源的设计 | |
CN206573970U (zh) | 一种高电源抑制比全cmos基准电压源 | |
CN206696736U (zh) | 一种全共栅共源基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20171020 Effective date of abandoning: 20180216 |