CN206441034U - 一种电压钳位电路 - Google Patents
一种电压钳位电路 Download PDFInfo
- Publication number
- CN206441034U CN206441034U CN201720055994.6U CN201720055994U CN206441034U CN 206441034 U CN206441034 U CN 206441034U CN 201720055994 U CN201720055994 U CN 201720055994U CN 206441034 U CN206441034 U CN 206441034U
- Authority
- CN
- China
- Prior art keywords
- module
- voltage
- nmos tube
- output end
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 101100232406 Arabidopsis thaliana IBS1 gene Proteins 0.000 description 1
- 101100041621 Arabidopsis thaliana SAC6 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000000080 chela (arthropods) Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型实施例公开了一种电压钳位电路,其包括:基准电压源模块,用于提供基准电压;晶体管控制模块,晶体管控制模块的输入端与基准电压源的输出端相连;反相控制模块,反相控制模块的输出端与晶体管控制模块的控制端相连;输出端模块,输出端模块的输入端与晶体管控制模块的输出端相连。通过反相控制模块通过接入PWM电压信号控制晶体管控制模块在工作状态和非工作状态之间切换,工作状态下的晶体管控制模块传输基准电压源模块所提供的基准电压给输出端模块,输出端模块根据基准电压为需要接入受限电压的电路元器件提供与PWM电压信号反相的钳位电压信号,使得电路元器件能正常工作。
Description
技术领域
本实用新型涉及模拟芯片设计领域,尤其涉及一种电压钳位电路。
背景技术
钳位电路(clamping circuit)是将脉冲信号的某一部分固定在指定电压值上,并保持原波形形状不变的电路,广泛应用于模拟芯片设计领域。
钳位电路的作用是将周期性变化的波形的顶部或底部保持在某一确定的直流电平上。一般常见的钳位电路为二极管钳位电路,稳压二极管的钳位作用是指利用稳压二极管正向导通压降相对稳定,且数值较小(有时可近似为零)的特点,来限制电路中某点的电位。
采用二极管钳位电路进行电压钳位有如下缺点:需要一个特定电压的稳压二极管来进行钳位,这对芯片的设计工艺有较高的要求;稳压二极管会带来额外的制版层以及需要较大的面积,增加芯片的成本;另外,当稳压二极管导通来实现电压钳位的作用时,会有电流流过稳压二极管,必然会导致额外的功率浪费,对芯片的效率也有较大的影响。因此,有必要设计一种既可以实现对电压进行电压钳位,又可以降低芯片设计工艺要求、降低芯片成本和提高芯片效率的电压钳位电路。
实用新型内容
为解决相关技术问题,本实用新型提供一种电压钳位电路,为需要接入受限电压的电路元器件提供钳位电压信号。
为实现上述目的,本实用新型实施例采用如下技术方案:
一种电压钳位电路,包括:
基准电压源模块,用于提供基准电压;
晶体管控制模块,所述晶体管控制模块的输入端与所述基准电压源的输出端相连,用于在工作状态下传输所述基准电压;
反相控制模块,所述反相控制模块的输出端与所述晶体管控制模块的控制端相连,用于接入PWM电压信号,并根据所述PWM电压信号控制所述晶体管控制模块切换工作状态和非工作状态;
输出端模块,所述输出端模块的输入端与所述晶体管控制模块的输出端相连,用于根据所述基准电压产生输出给电路元器件的钳位电压信号。
其中,所述基准电压源模块的电源输入端与电源相连,第一输入端接入第一偏置电流,第二输入端接入第二偏置电流,所述基准电压源模块用于根据所述第一偏置电流和所述第二偏置电流将接入的电源电压转换成所述基准电压。
其中,所述基准电压源模块包括第二PMOS管、第三PMOS管、第四PMOS 管、第八NMOS管、第九NMOS管、第七NMOS管和第二电阻器;
第二PMOS管、第三PMOS管、第四PMOS管的源极均与所述电源相连;所述第二PMOS管的漏极与所述第八NMOS管的漏极及栅极均相连;所述第三 PMOS管的漏极与栅极相连,并与所述第二PMOS管的栅极及所述第九NMOS 管的漏极相连;所述第四PMOS管的栅极接入所述第一偏置电流,漏极与所述第九NOMS管的栅极相连,并与所述第二电阻器的一端相连,所述第二电阻器的另一端与地线相连;所述第七NOMS管的漏极均与所述第八NOMS管的源极和第九NMOS管的源极相连,栅极接入所述第二偏置电流,源极与地线相连。
其中,所述晶体管控制模块包括第五PMOS管,所述第五PMOS管的栅极作为输入端与所述基准电压源模块的输出端相连。
其中,所述反相控制模块的电源输入端与电源相连,第一输入端接入第三偏置电流,控制端接入所述PWM电压信号,所述反相控制模块用于根据电源电压、第三偏置电流和PWM电压信号,控制所述晶体管控制模块切换工作状态和非工作状态。
其中,所述反相控制模块包括第一PMOS管、第六NMOS管、第四NMOS 管、第五NMOS管和第三NMOS管;
所述第一PMOS管的源极作为所述电源输入端与所述电源相连,栅极作为所述第一输入端接入所述第三偏置电流,漏极与所述晶体管控制模块的输出端、第三NMOS管的漏极及第五NOMS管的漏极均相连;所述第六NMOS管的漏极与所述晶体管控制模块的控制端相连,栅极分别与所述第六NMOS管的漏极、所述第五NOMS管的栅极及第四NMOS管的漏极相连;所述第六NOMS管的源极、第四NMOS管的源极、第五NMOS管的源极以及第三NOMS管的源极均与地线相连;所述第四NOMS管的栅极和所述第三NMOS管的栅极相连并接入所述PWM电压信号,作为所述反相控制模块的控制端。
其中,所述输出端模块的电源输入端与电源相连,输出端与所述电路元器件的输入端相连,所述输出端模块用于根据电源电压和所述基准电压产生输出给电路元器件的钳位电压信号。
其中,所述输出端模块包括第一NMOS管和第二NMOS管;所述第一NMOS 管的漏极作为电源输入端与电源相连,栅极作为输入端与所述晶体管控制模块的输出端相连,源极与所述第二NMOS管的漏极相连,且源极作为输出端模块的输出端与所述电路元器件的输入端相连;所述第二NMOS管的栅极与所述反相控制模块的控制端相连,源极与地线相连。
其中,所述电路元器件为MOS管。
本实用新型实施例提供的技术方案带来的有益效果:
本技术方案中,通过反相控制模块通过接入PWM电压信号控制晶体管控制模块在工作状态和非工作状态之间切换,工作状态下的晶体管控制模块传输基准电压源模块所提供的基准电压给输出端模块,输出端模块根据基准电压为需要接入受限电压的电路元器件提供与PWM电压信号反相的钳位电压信号,使得电路元器件能正常工作。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对本实用新型实施例描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据本实用新型实施例的内容和这些附图获得其他的附图。
图1是本实用新型实施例提供的一种电压钳位电路的方框原理示意图;
图2是本实用新型实施例提供的一种电压钳位电路的电路原理示意图。
具体实施方式
为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面将结合附图对本实用新型实施例的技术方案作进一步的详细描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
请参考图1和图2,其中,图1是本实用新型实施例提供的一种电压钳位电路的方框原理示意图;图2是本实用新型实施例提供的一种电压钳位电路的电路原理示意图。
如图1所示,在设计模拟芯片的电路时,一种电压钳位电路,其特征在于,包括:
基准电压源模块1,用于提供基准电压;
晶体管控制模块2,晶体管控制模块2的输入端与基准电压源1的输出端相连,用于在工作状态下传输基准电压;
反相控制模块3,反相控制模块3的输出端与晶体管控制模块2的控制端相连,用于接入PWM电压信号,并根据PWM电压信号控制晶体管控制模块2切换工作状态和非工作状态;
输出端模块4,输出端模块4的输入端与晶体管控制模块2的输出端相连,用于根据基准电压产生输出给电路元器件的钳位电压信号。
在设计模拟芯片的电路时,输出端模块4输出的电压作为芯片的驱动电压,接入到MOS管、三极管等电路元器件的栅极,MOS管、三极管等电路元器件接入的栅极电压通常都是受限制的,即接入的栅极电压不能过高。当芯片的工作电压VDD不高时,输出端模块4输出的驱动电压也不高,但当芯片的工作电压VDD过高大于门限阈值时,输出端模块4输出的驱动电压也过高,不能接入到电路元器件的栅极,因此,在芯片的工作电压VDD过高时,有必要限制输出端模块4输出的电压信号。
在本实施例中,通过反相控制模块3通过接入PWM电压信号控制晶体管控制模块2在工作状态和非工作状态之间切换,工作状态下的晶体管控制模块2 传输基准电压源模块1所提供的基准电压给输出端模块4,输出端模块4根据基准电压为需要接入受限电压的电路元器件提供与PWM电压信号反相的钳位电压信号,使得电路元器件能正常工作。
如图2所示,其中,上述基准电压源模块1的电源输入端与电源相连,第一输入端接入第一偏置电流IBS1,第二输入端接入第二偏置电流IBS2,基准电压源模块1用于根据第一偏置电流IBS1和第二偏置电流IBS2将接入的电源电压VDD 转换成基准电压V3。
进一步地,基准电压源模块1包括第二PMOS管N2、第三PMOS管P3、第四PMOS管P4、第八NMOS管N8、第九NMOS管N9、第七NMOS管N7 和第二电阻器R2;
第二PMOS管P2、第三PMOS管P3、第四PMOS管P4的源极均与电源相连;第二PMOS管P2的漏极与第八NMOS管N8的漏极及栅极均相连;第三 PMOS管P3的漏极与栅极相连,并与第二PMOS管P2的栅极及第九NMOS管 P9的漏极相连;第四PMOS管P4的栅极接入第一偏置电流IBS1,漏极与第九 NOMS管N9的栅极相连,并与第二电阻器R2的一端相连,第二电阻器R2的另一端与地线相连;第七NOMS管N7的漏极均与第八NOMS管N8的源极和第九NMOS管N9的源极相连,栅极接入第二偏置电流IBS2,源极与地线相连。
在本实施例中,基准电压源模块1根据接入的第一偏置电流IBS1和第二偏置电流IBS2,将接入的电源电压VDD转换成不大于设定阈值的基准电压V3,实现在输出端模块4输出钳位电压信号Vout;其中,第一偏置电流IBS1使得第四PMOS 管P4工作,第二偏置电流IBS2使得第七PMOS管P7工作,记N8的栅极电压为V4,N9的栅极电压为V5,则V3的值与V4相关,V4的值与V5相关,而 V5=IBS1*R2,因此V3=VGS(N8)-VGS(N9)+V5,式中的VGS(N8)和VGS(N9)分别为N8的栅源电压和N9的栅源电压。
其中,上述晶体管控制模块2包括第五PMOS管P5,第五PMOS管P5的栅极作为输入端与基准电压源模块1的输出端相连。在本实施例中,晶体管控制模块2采用第五PMOS管P5,通过处于工作状态的第五PMOS管P5将基准电压V3传输,输出端模块4的输入电压信号为基准电压信号V3加上第五PMOS 管P5的栅源电压VGS(P5)。
其中,上述反相控制模块3的电源输入端与电源相连,第一输入端接入第三偏置电流IBS3,控制端接入PWM电压信号V2,反相控制模块3用于根据电源电压VDD、第三偏置电流IBS3和PWM电压信号V2,控制晶体管控制模块2 切换工作状态和非工作状态。
进一步地,反相控制模块3包括第一PMOS管P1、第六NMOS管N6、第四NMOS管N4、第五NMOS管N5和第三NMOS管N3;
第一PMOS管P1的源极作为电源输入端与电源相连,栅极作为第一输入端接入第三偏置电流IBS3,漏极与晶体管控制模块2的输出端、第三NMOS管N3 的漏极及第五NOMS管N5的漏极均相连;第六NMOS管N6的漏极与晶体管控制模块2的控制端相连,栅极分别与第六NMOS管N6的漏极、第五NOMS 管N5的栅极及第四NMOS管N4的漏极相连;第六NOMS管N6的源极、第四NMOS管N4的源极、第五NMOS管N5的源极以及第三NOMS管N3的源极均与地线相连;第四NOMS管N4的栅极和第三NMOS管N3的栅极相连并接入PWM电压信号V2,作为反相控制模块3的控制端。
在本实施例中,当PWM电压信号V2为高电平时,N3和N4导通,使得 N5、N6、P1和P5均处于不工作的状态,P5不工作使得输出端模块输入端接入的电压为0V;当PWM电压信号V2为低电平时,N3和N4截止,使得N5、N6、P1和P5均处于工作状态,P5工作使得输出端模块输入端接入的电压信号为基准电压信号V3加上第五PMOS管P5的栅源电压VGS(P5),即接入高电压信号。
其中,上述输出端模块4的电源输入端与电源相连,输出端与电路元器件的输入端相连,输出端模块4用于根据电源电压VDD和基准电压V3产生输出给电路元器件的钳位电压信号Vout。
进一步地,输出端模块4包括第一NMOS管N1和第二NMOS管N2;第一NMOS管N1的漏极作为电源输入端与电源相连,栅极作为输入端与晶体管控制模块2的输出端相连,源极与第二NMOS管N2的漏极相连,且源极作为输出端模块4的输出端与电路元器件的输入端相连;第二NMOS管N2的栅极与反相控制模块3的控制端相连,源极与地线相连。
在本实施例中,输出端模块4接入的电压V1受晶体管控制模块2中N5工作状态所控制,间接受反相控制模块3输入的PWM电压信号V2的高低电平所控制,V1呈现为与PWM电压信号V2反相,即V2为高电平时V1为低电平, V2为电平时V1为高电平;当V1为高电平时,Vout=V1+VGS(N1),根据上述推导出的V1与V3、V4及V5之间的关系,可得出 Vout=VGS(N8)-VGS(N9)-VGS(N1)+VGS(N5)+IBS1*R2,因此,在选定MOS管后,适当调整第一偏置电流IBS1和第二电阻器R2的阻值,即可实现在输出端模块4输出钳位电压信号,符合电路元器件栅极电压的要求。
上述电路元器件优选为在栅极接入的电压受限的MOS管MOSFET,其工作时源极连接第一电阻器R1的一端,R1的另一端与地线相连。
在其他实施例中,上述电压钳位电路各模块中的各PMOS管可替换为NPN 型三极管,各NMOS管可替换为PNP型三极管;或者还可以用稳压二极管的稳压作用来实现输出端模块接入受限制的电压,进而实现电路元器件接入钳位电压信号。但利用稳压二极管来进行钳位,会对模拟芯片的设计工艺有较高的要求,稳压二极管会带来额外的制版层以及需要较大的面积,增加芯片的生产成本,另外,当稳压二极管导通来实现电压钳位的作用时,会有电流流过稳压二极管,必然会导致额外的功率浪费,对芯片的效率也有较大的影响。
本实用新型实施例中,为了免除钳位用的稳压二极管对于设计工艺的限制、稳压二极管所带来的版图层的增加以及芯片功率的增加,主要采用MOS管设计出一种电压钳位电路,该电路结构、原理都比较简单,但是却可以有效地达到钳位输出电压的目的。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。
Claims (9)
1.一种电压钳位电路,其特征在于,包括:
基准电压源模块,用于提供基准电压;
晶体管控制模块,所述晶体管控制模块的输入端与所述基准电压源的输出端相连,用于在工作状态下传输所述基准电压;
反相控制模块,所述反相控制模块的输出端与所述晶体管控制模块的控制端相连,用于接入PWM电压信号,并根据所述PWM电压信号控制所述晶体管控制模块切换工作状态和非工作状态;
输出端模块,所述输出端模块的输入端与所述晶体管控制模块的输出端相连,用于根据所述基准电压产生输出给电路元器件的钳位电压信号。
2.如权利要求1所述的电压钳位电路,其特征在于,所述基准电压源模块的电源输入端与电源相连,第一输入端接入第一偏置电流,第二输入端接入第二偏置电流,所述基准电压源模块用于根据所述第一偏置电流和所述第二偏置电流将接入的电源电压转换成所述基准电压。
3.如权利要求2所述的电压钳位电路,其特征在于,所述基准电压源模块包括第二PMOS管、第三PMOS管、第四PMOS管、第八NMOS管、第九NMOS管、第七NMOS管和第二电阻器;
第二PMOS管、第三PMOS管、第四PMOS管的源极均与所述电源相连;所述第二PMOS管的漏极与所述第八NMOS管的漏极及栅极均相连;所述第三PMOS管的漏极与栅极相连,并与所述第二PMOS管的栅极及所述第九NMOS管的漏极相连;所述第四PMOS管的栅极接入所述第一偏置电流,漏极与所述第九NOMS管的栅极相连,并与所述第二电阻器的一端相连,所述第二电阻器的另一端与地线相连;所述第七NOMS管的漏极均与所述第八NOMS管的源极和第九NMOS管的源极相连,栅极接入所述第二偏置电流,源极与地线相连。
4.如权利要求1所述的电压钳位电路,其特征在于,所述晶体管控制模块包括第五PMOS管,所述第五PMOS管的栅极作为输入端与所述基准电压源模块的输出端相连。
5.如权利要求1所述的电压钳位电路,其特征在于,所述反相控制模块的电源输入端与电源相连,第一输入端接入第三偏置电流,控制端接入所述PWM电压信号,所述反相控制模块用于根据电源电压、第三偏置电流和PWM电压信号,控制所述晶体管控制模块切换工作状态和非工作状态。
6.如权利要求5所述的电压钳位电路,其特征在于,所述反相控制模块包括第一PMOS管、第六NMOS管、第四NMOS管、第五NMOS管和第三NMOS管;
所述第一PMOS管的源极作为所述电源输入端与所述电源相连,栅极作为所述第一输入端接入所述第三偏置电流,漏极与所述晶体管控制模块的输出端、第三NMOS管的漏极及第五NOMS管的漏极均相连;所述第六NMOS管的漏极与所述晶体管控制模块的控制端相连,栅极分别与所述第六NMOS管的漏极、所述第五NOMS管的栅极及第四NMOS管的漏极相连;所述第六NOMS管的源极、第四NMOS管的源极、第五NMOS管的源极以及第三NOMS管的源极均与地线相连;所述第四NOMS管的栅极和所述第三NMOS管的栅极相连并接入所述PWM电压信号,作为所述反相控制模块的控制端。
7.如权利要求1所述的电压钳位电路,其特征在于,所述输出端模块的电源输入端与电源相连,输出端与所述电路元器件的输入端相连,所述输出端模块用于根据电源电压和所述基准电压产生输出给电路元器件的钳位电压信号。
8.如权利要求7所述的电压钳位电路,其特征在于,所述输出端模块包括第一NMOS管和第二NMOS管;所述第一NMOS管的漏极作为电源输入端与电源相连,栅极作为输入端与所述晶体管控制模块的输出端相连,源极与所述第二NMOS管的漏极相连,且源极作为输出端模块的输出端与所述电路元器件的输入端相连;所述第二NMOS管的栅极与所述反相控制模块的控制端相连,源极与地线相连。
9.如权利要求1-8任一项所述的电压钳位电路,其特征在于,所述电路元器件为MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720055994.6U CN206441034U (zh) | 2017-01-18 | 2017-01-18 | 一种电压钳位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720055994.6U CN206441034U (zh) | 2017-01-18 | 2017-01-18 | 一种电压钳位电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206441034U true CN206441034U (zh) | 2017-08-25 |
Family
ID=59636373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720055994.6U Expired - Fee Related CN206441034U (zh) | 2017-01-18 | 2017-01-18 | 一种电压钳位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206441034U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110515415A (zh) * | 2019-09-26 | 2019-11-29 | 北京集创北方科技股份有限公司 | 电压调整装置、电源芯片及电子设备 |
CN110597344A (zh) * | 2019-09-26 | 2019-12-20 | 北京集创北方科技股份有限公司 | 电压调整装置、芯片及电子设备 |
CN114326899A (zh) * | 2021-12-27 | 2022-04-12 | 上海贝岭股份有限公司 | 集成电路及其钳位电路 |
-
2017
- 2017-01-18 CN CN201720055994.6U patent/CN206441034U/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110515415A (zh) * | 2019-09-26 | 2019-11-29 | 北京集创北方科技股份有限公司 | 电压调整装置、电源芯片及电子设备 |
CN110597344A (zh) * | 2019-09-26 | 2019-12-20 | 北京集创北方科技股份有限公司 | 电压调整装置、芯片及电子设备 |
CN114326899A (zh) * | 2021-12-27 | 2022-04-12 | 上海贝岭股份有限公司 | 集成电路及其钳位电路 |
CN114326899B (zh) * | 2021-12-27 | 2023-09-15 | 上海贝岭股份有限公司 | 集成电路及其钳位电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN206441034U (zh) | 一种电压钳位电路 | |
CN204886405U (zh) | 一种双电源隔离电路 | |
CN203313144U (zh) | 一种防逆流电路 | |
CN206195635U (zh) | 控制器以及采用该控制器的开关电源 | |
CN107682961A (zh) | 一种led集鱼灯电源输出切换电路 | |
CN205249536U (zh) | 一种用于切相调光电源的切相调光器维持电流控制电路 | |
CN107390758B (zh) | 低电压带隙基准源电路 | |
CN106533144B (zh) | 防反接及电流反灌电路 | |
CN103630128A (zh) | 一种单变压器实现激光陀螺高压电源起辉维持功能的电路 | |
CN105934026B (zh) | 一种双端恒流led驱动芯片 | |
CN204669334U (zh) | Mosfet器件的隔离驱动电路 | |
CN110299826A (zh) | 一种航天器用适合宽占空比高可靠隔离驱动电路 | |
CN110045779A (zh) | 一种电压选择电路及方法 | |
CN105116209A (zh) | 一种高压过零检测电路 | |
CN206099804U (zh) | 一种基于uc3843的开关稳压源*** | |
CN206117557U (zh) | 用于交流同步电机驱动的逆变控制电路 | |
CN103068127A (zh) | 一种led灯具及双色led调光电路 | |
CN207053651U (zh) | 一种降低电视待机功耗的电路及电视机 | |
CN203167360U (zh) | 高效环保的led高压线性恒流驱动电路 | |
CN207184439U (zh) | 一种可双向导通限流的负载开关 | |
CN205880721U (zh) | 一种可调恒流源电路 | |
CN105005345A (zh) | 一种低功耗高速电源钳位电路 | |
CN219145259U (zh) | 一种低电源供电装置 | |
CN111369932A (zh) | 一种显示设备的驱动方法和驱动电路 | |
CN206251214U (zh) | 开关电源ic保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170825 |
|
CF01 | Termination of patent right due to non-payment of annual fee |