CN206096813U - 一种基于fpga二取二比较器的故障安全信号输出装置 - Google Patents

Abstract

本实用新型公开了铁路信号***车地通信领域的一种基于FPGA二取二比较器的故障安全信号输出装置，该装置是实现铁路信号***LEU设备的关键部件，使得LEU设备能达到SIL4安全等级的要求。上述装置的特征是：一个二取二故障安全比较器装置，连接一个故障安全输出接口装置，且二取二故障安全比较器装置与故障安全输出接口装置的连接为脉冲形式，并由故障安全输出接口装置转换成正弦波输出。

Description

一种基于FPGA二取二比较器的故障安全信号输出装置

所属技术领域

本发明涉及铁路信号***中应答器传输***的LEU设备，属于中国列车控制***(Chinese Train Control System，CTCS)车地通信领域，尤其涉及一种基于FPGA二取二比较器的故障安全信号输出装置。

背景技术

LEU(Lineside Electronic Unit地面电子单元)是列车与TCC(Train ControlCenter列控中心)交互信息的重要设备。LEU设备通过安全通信协议接收列控中心的报文，主要包括进路信息和临时限速信息，然后把报文发送给有源应答器，以控制列车安全运行。由于与列车安全运行直接相关，故LEU是故障导向安全型设备，它的安全等级是SIL(SafetyIntegrity level安全完整性等级)4级，其设计原则必须是故障导向安全(业界通常采用简称“故障安全”)。根据欧洲标准EN50126，SIL4设备通常采用二取二架构，由一种故障安全型比较器来实时比较两个通道的数据，只有两个通道的数据一致，比较器才向下级模块输出业务，否则，当两个通道的数据不一致或者比较器本身故障时，比较器都不能向下级模块输出业务。

发明内容

本发明的目的在于针对LEU设备二取二故障导向安全架构设计要求，提供一种基于FPGA二取二比较器的故障安全信号输出装置。LEU设备除了向有源应答器提供报文之外，还需要向有源应答器提供电源，根据中国列车控制***应答器技术条件，该供电电源采用8KHz正弦波形式提供。本发明巧妙地建立故障安全二取二比较器与有源应答器设备之间的故障导向安全关系，比较器正常情况下输出8KHz方波，异常情况下输出电平切断有源应答器的能量通道，输出接口装置把8KHz方波转换成正弦波提供能量给有源应答器。

本发明的目的是通过以下技术方案来实现的：

(1)本发明由一个二取二故障安全比较器装置，连接一个故障安全的输出接口装置构成，并且输出接口装置输出的8KHz正弦波来自于二取二故障安全比较器装置输出比较结果脉冲，实现了一种机制巧妙地建立故障安全二取二比较器装置与有源应答器设备之间的故障导向安全关系。若被比较的A/B两个通道数据一致，比较器装置输出方波时钟，输出接口装置把该方波时钟分频成8KHz 方波，并滤波成8KHz正弦波耦合到电缆上输出给有源应答器；若被比较的A/B两个通道数据不一致或者比较器装置本身故障，比较器装置输出电平，输出接口装置也输出电平。即正常情况下比较器装置控制输出8KHz正弦波，异常情况下比较器装置输出电平；由于LEU设备向应答器提供的能量是耦合在8KHz正弦波上的，比较器装置输出电平就是关闭提供给有源应答器的能量通道，因此是故障导向安全的。

(2)一种二取二故障安全比较器装置。本发明的比较器装置由采样与脉冲转化装置、脉冲合并装置和锁存器装置构成。采样与脉冲转化装置把被比较的两个通道的数据Txa和Txb的比较结果转化成脉冲或者电平；采样与脉冲转化装置采用第一级D触发器、4组异或门/同或门+第二级D触发器组合、第三级异或门组成，第一级D触发器对两个输入通道用***时钟打一拍，形成同步数据a和b；数据a和b用4组异或门/同或门+第二级D触发器组合处理；异或门/同或门的一个输入端连接数据a或b，另一个输入端连接第二级D触发器的输出，异或门/同或门的输出连接第二级D触发器的输入；之后，一个异或门+第二级D触发器和另一个同或门+第二级D触发器分别作为一个第三级异或门的两个输入端。脉冲合并装置是为了防止脉冲转化装置本身故障而引入的，即脉冲转化装置本身故障是也输出电平；脉冲合并装置由2个非门+异或门+2个D触发器组成，一路数据经过D触发器延时180度后与另一路数据作为一个异或门的两个输入，异或门的输出作为下一级D触发器的时钟，并且该下一级D触发器的输出连接到自己的输入端。锁存器装置是把前级检测的两通道数据不一致或本身故障锁存到高电平输出；锁存器装置由2个D触发器+同或门组成脉宽检测电路；输入数据连接一个D触发器，该D触发器的输出与输入数据作为一个同或门的两个输入；同或门的输出作为另一个D触发器的时钟，该D触发的输入端一直接高电平。

(3)一种故障安全的输出接口装置。故障安全的输出接口装置由N分频器、NMOS/PMOS组、变压器和带通滤波器组成；把分频出的8KHz方波通过NMOS/PMOS组、变压器、带通滤波器转化成8KHz正弦波传送能量到有源应答器。N分频器设置为输出频率为8KHz方波；NMOS/PMOS组由分频出的8KHz方波控制，组成高低电压控制的乒乓式输出通道；变压器设置为脉冲信号通过、电平信号阻塞；带通滤波器的中心频率设置为8KHz，把8KHz方波转化成8KHz正弦波传送能量到有源应答器。

本发明的有益效果是：本发明巧妙地利用了故障安全比较器的比较结果脉冲与有源应答器8KHz正弦波传送能量之间的关系，从而实现了LEU设备SIL4安全等级的要求。

附图说明

图1是本发明的***框图；

图2是比较器的采样与脉冲转化装置示意图；

图3是比较器的脉冲转化后波形图；

图4是比较器的脉冲合并装置示意图；

图5是比较器的脉冲合并后波形图

图6是比较器的锁存器装置示意图；

图7是本发明的输出接口装置示意图

具体实施方式

本发明的核心思想就是二取二比较器本身是故障导向安全的、传送给有源应答器8KHz正弦波能量的输出接口装置也是故障导向安全的、以及巧妙地利用了故障安全比较器的比较结果脉冲与有源应答器8KHz正弦波传送能量之间的关系。这种基于FPGA二取二比较器的故障安全信号输出装置的具体实现方法如下：

步骤1：一种二取二故障安全比较器装置。如图1所示，LEU设备的两个CPU通道各自 独立处理完TCC列控中心的数据后发给比较器装置，由比较器实时按时钟级比较CPU两个通 道Txa和Txb的数据是否一致，若一致则由比较器装置发送方波给输出接口装置，若不一致 或比较器装置本身故障，则比较器装置输出电平。比较器装置由采样与脉冲转化装置、脉冲 合并装置和锁存器装置构成，本发明采用FPGA实现上述装置。由于对比较器的故障分析需 要具体到逻辑门层面，因此，基于FPGA的比较器装置设计需要约束到逻辑门层面。通常， FPGA由基本单元VersaTile或Logic elements(LEs)构成，每个基本单元由3输入查找表 look up tables(LUT-3)或4输入查找表(LUT-4)和触发器flipflop组成，因此，比较器装置 需要控制并映射到查找表和触发器层面。

采样与脉冲转化装置如图2所示，先采用D触发器对两个输入通道Txa和Txb用***时钟打一拍，形成同步数据a和b。之后，数据a和b各自用异或门/同或门+D触发器组合处理，即a＝0，b＝0时，同或门+D触发器组合输出方波，频率为***时钟CLK/2，异或门+D触发器组合输出低电平；相反，a＝1，b＝1时，同或门+D触发器组合输出低电平，异或门+D触发器组合输出方波，频率为*** 时钟CLK/2。根据图2，a＝0，b＝0，①＝0，②＝方波，CP-L＝方波，③＝0，④＝方波，CP-R＝方波；a＝1，b＝1，①＝方波，②＝0，CP-L＝方波，③＝方波，④＝方波，CP-R＝方波；a＝0，b＝1，①＝0，②＝0，CP-L＝0，③＝方波，④＝方波，CP-R＝0；a＝1，b＝0，①＝方波，②＝方波，CP-L＝0，③＝0，④＝0，CP-R＝0。所以，同步数据a＝b时，CP-L＝CP-R＝方波，同步数据a≠b时，CP-L＝CP-R＝0。经过采样与脉冲转化装置之后，输出的波形如图3所示。

脉冲合并装置如图4所示，由2个非门+异或门+2个D触发器组成，设计该装置的目的是为了解决上述采样与脉冲转化装置的本身故障问题。在正常情况下，CP-L＝CP-R＝方波，经过脉冲合并装置后，CP-QL＝CP-QR依旧是相同频率但相位相差180度的方波，频率为***时钟CLK/2；CP-L＝CP-R＝0，经过脉冲合并装置后，CP-QL＝CP-QR依旧是低电平。当采样与脉冲转化装置本身故障时，如①通道故障时，则①固定输出低电平0或者高电平1，需要防止a≠b时CP-L＝CP-R仍然输出CLK/2方波；例如，a＝1，b＝0，①＝0或1，②＝方波，CP-L＝CLK/2方波，③＝0，④＝0，CP-R＝0，经过脉冲合并装置后，CP-QL输出与CP-QR相位相差45度且频率为CLK/4的方波，由后级锁存器装置和输出接口装置中的8K带通滤波器去除。脉冲合并装置合并后的波形如图5所示。

锁存器装置如图6所示，2个D触发器+同或门组成脉宽检测电路，只允许频率为CLK/2的方波信号通过，其他频率的方波都会触发锁存器装置锁死输出电平信号。对于脉冲合并装置的本身故障，即CP-QL或CP-QR固定输出低电平0或者高电平1时，锁存器装置也锁死输出电平信号。

步骤2：一种故障安全的输出接口装置。如图7所示，两组N分频模块把锁存器装置输出的频率为CLK/2相位相差180度的方波信号分频成两组频率为8KHz但相位相差180度的方波信号。后级两组NMOS/PMOS组形成乒乓式传送通道，并与8K带通滤波器一起，只让两组频率为8KHz但相位相差180度的方波信号通过，去除其他任何频率不同的故障杂波信号，从而保证故障导向安全。变压器模块起到电压放大和电平隔离作用，只允许脉冲信号通过，隔绝电平信号。

步骤3：一种机制巧妙地建立故障安全二取二比较器与有源应答器设备之间的故障导向安全关系。正常情况下，若两组CPU送出的数据Txa＝Txb时，比较器装置输出频率为CLK/2的方波信号，控制输出接口装置输出8KHz正弦波；异常情况下，即两组CPU送出的数据Txa≠Txb时或者比较器装置本身故障时，比较器 装置输出电平信号，控制输出接口装置也输出电平信号。由于LEU设备向应答器提供的能量是耦合在8KHz正弦波上的，比较器装置输出电平就是关闭提供给有源应答器的能量通道，因此是故障导向安全的。

Claims (6)

1.一种基于FPGA二取二比较器的故障安全信号输出装置，其特征是：一个二取二故障安全比较器装置，连接一个故障安全的输出接口装置，并且输出接口装置输出的8KHz正弦波来自于二取二故障安全比较器装置输出比较结果脉冲。

2.根据权利要求1所述的基于FPGA二取二比较器的故障安全信号输出装置，其特征是：若被比较的A/B两个通道数据一致，比较器装置输出方波时钟，输出接口装置把该方波时钟分频成8KHz方波，并滤波成8KHz正弦波耦合到电缆上输出给有源应答器；若被比较的A/B两个通道数据不一致或者比较器装置本身故障，比较器装置输出电平，输出接口装置也输出电平，关闭提供给有源应答器的能量通道。

3.根据权利要求1所述的基于FPGA二取二比较器的故障安全信号输出装置，其特征是：二取二故障安全比较器装置由采样与脉冲转化装置、脉冲合并装置和锁存器装置构成；采样与脉冲转化装置先采用第一级D触发器对两个输入通道用***时钟打一拍，形成同步数据a和b；数据a和b用4组异或门/同或门+第二级D触发器组合处理；异或门/同或门的一个输入端连接数据a或b，另一个输入端连接第二级D触发器的输出，异或门/同或门的输出连接第二级D触发器的输入；之后，一个异或门+第二级D触发器和另一个同或门+第二级D触发器分别作为一个第三级异或门的两个输入端。

4.根据权利要求3所述的基于FPGA二取二比较器的故障安全信号输出装置，其特征是：脉冲合并装置由2个非门+异或门+2个D触发器组成，一路数据经过D触发器延时180度后与另一路数据作为一个异或门的两个输入，异或门的输出作为下一级D触发器的时钟，并且该下一级D触发器的输出连接到自己的输入端。

5.根据权利要求3所述的基于FPGA二取二比较器的故障安全信号输出装置，其特征是：锁存器装置由2个D触发器+同或门组成脉宽检测电路；输入数据连接一个D触发器，该D触发器的输出与输入数据作为一个同或门的两个输入；同或门的输出作为另一个D触发器的时钟，该D触发的输入端一直接高电平。

6.根据权利要求1所述的基于FPGA二取二比较器的故障安全信号输出装置，其特征是：故障安全的输出接口装置由N分频器、NMOS/PMOS组、变压器和带通滤波器组成；N分频器设置为输出频率为8KHz方波；NMOS/PMOS组由分频出的8KHz方波控制，组成高低电压控制的乒乓式输出通道；变压器设置为脉冲信号通过、电平信号阻塞；带通滤波器的中心频率设置为8KHz，把8KHz方波转 化成8KHz正弦波传送能量到有源应答器。