CN108933788B - 一种基于fpga的rssp-ii协议mac码快速验证装置 - Google Patents

一种基于fpga的rssp-ii协议mac码快速验证装置 Download PDF

Info

Publication number
CN108933788B
CN108933788B CN201810715086.4A CN201810715086A CN108933788B CN 108933788 B CN108933788 B CN 108933788B CN 201810715086 A CN201810715086 A CN 201810715086A CN 108933788 B CN108933788 B CN 108933788B
Authority
CN
China
Prior art keywords
module
data
des
control
mac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810715086.4A
Other languages
English (en)
Other versions
CN108933788A (zh
Inventor
王小敏
张启鹤
张文芳
史增树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Jiaotong University
Original Assignee
Southwest Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Jiaotong University filed Critical Southwest Jiaotong University
Priority to CN201810715086.4A priority Critical patent/CN108933788B/zh
Publication of CN108933788A publication Critical patent/CN108933788A/zh
Application granted granted Critical
Publication of CN108933788B publication Critical patent/CN108933788B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/12—Applying verification of the received information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

一种基于FPGA的RSSP‑II协议MAC码快速验证装置，FPGA1和FPGA2中均通过编程语言硬件编程有以下模块：数据接口模块、MAC调度模块、DES模块、双通道比较模块。其中DES模块包括DES顶模块，DES core模块，Key_schedule子密钥生成模块，crp单轮循环模块。双通道比较模块用于两个FPGA间通信，构成二取二结构，当两个FPGA结果不一致时，通过数据接口模块给CPU发送双通道比较状态标志；若通过双通道比较，则进行后续消息传输，否则进入错误处理程序。本发明采用有限状态机以及流水线的设计方法，在保证处理速度的基础上，充分考虑到***资源的消耗，达到了速度与面积的平衡。本发明有效降低了高速铁路车地无线安全通信RSSP‑II协议的CPU资源占用，极大提高数据吞吐量，缩短鉴权时延，具有更高的安全性和可靠性。

Description

一种基于FPGA的RSSP-II协议MAC码快速验证装置
技术领域
本发明涉及轨道交通安全通信技术领域，特别是涉及适应于CTCS-3(ChineseTrain Control System-3)级列车运行控制***通信过程中对安全性及时延性有严苛要求的无线通信***。
背景技术
在CTCS-3级列控***中RBC(Radio Block Center)无线闭塞中心与TSRS(Temporary Speed Restriction Server)临时限速服务器、RBC与RBC设备、RBC设备与车载***设备之间通信交互过程中，按照RSSP-II(Railway Signal Security Protocol-II)铁路信号安全通信协议规定，需要满足EN50159-2中对于开放网络通信的安全要求。通信双方在MASL消息鉴定安全层分别运行消息源验证安全程序，生成消息验证码来保证传输中消息的真实性和完整性。
目前主流的消息源验证方法是在CPU中进行MAC(Message Authentication Code)生成与校验过程。但是这种CPU软件编程的实现方式存在很多弊端：
(1)CPU***资源占用。MASL层的消息验证码以DES数据加密标准为基本算法，生成过程中经过多轮迭代和数据处理过程，需要消耗大量的***资源并占用处理时间。CPU作为核心的运算处理单元，如果将过多的资源耗费在MAC校验过程中，对设备的处理能力的提升是一个阻碍。
(2)软件编程方式处理效率不高。采用CPU编程方式完成消息源验证过程需要几十ms甚至更长时间，限制了RBC与车载设备端到端通信时延的进一步缩短。
发明内容
本发明的目的是针对现有技术中存在的问题，提供一种安全高速的基于FPGA(Field Programmable Gate Array)的RSSP-II协议MAC码的验证装置，旨在解放CPU资源占用，极大地提高数据吞吐量。
由于传统CPU软件编程方式实现消息源验证过程占用CPU***资源，且处理效率不高，不利于RBC列控设备性能和处理能力的进一步提升，以及RBC与车载设备通信时延的进一步缩短。
本发明所采用的技术方案是：一种基于FPGA的RSSP-II协议MAC码快速验证装置，FPGA1通过片内UART与CPU1以及无线模块进行通信，CPU1通过16位并行总线与本地***控制及通信电路通信；FPGA2通过片内UART与CPU2以及无线模块进行通信，CPU2通过16位并行总线与本地***控制及通信电路通信；FPGA1与FPGA2间双通道比较通过片内UART完成；CPU1与CPU2间双通道比较通过UART完成；上述CPU1和CPU2的型号相同；上述FPGA1和FPGA2中均通过编程语言硬件编程有以下模块：
数据接口模块：用于接收CPU待处理数据和双通道MAC校验数据，包括明文数据、密钥数据、写标志、数据结束标志；数据接口模块内部采用两个16转64位的数据FIFO，并采用控制状态机，根据输入数据信息进行状态跳转，将64位的明文及3个轮密钥分别存入不同寄存器并向MAC调度模块传输，同时产生MAC调度模块状态机的一系列控制信号，并输出允许写标志；
MAC调度模块：用于产生DES模块的控制标志及寄存器数据分配，并完成异或运算等基本运算过程，采用控制状态机，根据接收到的数据接口模块的数据及控制标志，以及DES模块产生的数据及控制标志进行状态的跳转；MAC调度模块将处理的数据及控制信息发送至DES模块，控制DES模块的数据操作及状态机的跳转；
DES模块：用于实现MAC验证码生成的底层DES算法；DES模块包括DES顶层模块、DES_core模块、key_schedule子密钥生成模块、crp单轮循环模块；
DES顶层模块：主要完成子模块的实例化和调用功能；
DES_core模块：用于完成初始置换操作、逆初始置换操作、16轮循环控制，采用控制状态机，根据来自MAC调度模块的控制信息进行状态跳转，生成轮控制标志，输出为忙标志、加解密完成标志以及64位的一轮DES结果，分别传送至MAC调度模块和数据接口模块进行状态机控制及运算处理；
Key_schedule子密钥生成模块：用于产生16轮迭代运算的轮密钥，采用流水线设计方式，即在每一个基本运算单元后***一级寄存器，共***16级寄存器，下一个基本运算单元执行时调用上一级寄存器的值就构成了16级的寄存器；
crp单轮循环模块：用于完成DES运算中的一轮基本运算，包括扩展E置换、异或运算、S盒置换以及P盒变化；置换及异或运算等基本运算均可使用assign语句实现，S盒采用查表法进行实现，查表法的本质是一个RAM，通过地址输入进行存储区的对应，输出4位的特定数据；
双通道比较模块：用于两个FPGA间通信，构成二取二结构，当两个FPGA结果不一致时，通过数据接口模块给CPU发送双通道比较状态标志；若通过双通道比较，则进行后续消息传输，否则进入错误处理程序。
所述无线模块包括无线收发装置，该无线模块与铁路***无线通信设备进行通信。
本发明的有益效果是：
与现有的技术比较，本发明的优点有以下几点：
①缩短消息源验证时间：使用基于FPGA的MAC快速验证装置来完成消息源验证过程，其时间参数可以达到ns(纳秒)量级，能够极大地提高数据吞吐量。
②提高MAC验证码的可靠性：采用状态机模型控制接口数据流转和MAC验证码生成，确保FPGA各类运算操作时序的正确性，确保可靠生成MAC验证码。
③解放CPU***资源：使用FPGA作为协处理器，完成MAC验证过程，有利于解放CPU资源占用，可以提升RBC设备及列控设备的***性能。
④有利于扩展RSSP-II协议的应用场景和范围，例如未来建立覆盖更为全面的铁路信号网路，各通信节点若同样使用RSSP-II协议进行通信，在只增加少量设备的情况下，大大增强***的可靠性与安全性。
附图说明
图1是基于FPGA的RSSP-II协议MAC码快速验证装置的连接示意图；
图2是RSSP-II协议中MAC验证码IP核的整体架构及模块划分；
图3是DES模块的架构及底层模块划分。
具体实施方式
本发明的核心思想是使用FPGA作为协处理器，设计一种RSSP-II协议MAC码快速验证装置，结合FPGA并行运算的优势，解放CPU***资源，有利于RBC、车载、TSRS设备性能提升，提高数据吞吐量。这种基于FPGA的RSSP-II协议MAC码快速验证装置具体实现方法如下。
参见图1，给出了RSSP-II协议MAC码快速验证装置的连接示意图。所述无线模块包括无线收发装置，与FPGA通过片内UART进行通信；可编程逻辑阵列FPGA进行硬件编程，包括图2所示模块划分包括数据接口模块、MAC调度模块、DES模块、双通道比较模块；FPGA间通道比较通过片内UART；CPU与FPGA之间使用16位并行总线进行数据传输；CPU间双通道比较同样使用UART；CPU与***控制电路使用16位并行总线进行数据传输，与本地外部设备通信采用光纤及422串口等外部电路。
两个无线模块型号相同，且同时收发数据。
控制状态机在数据接口模块内部，和数据FIFO共同构成数据接口模块，实现数据调度。
错误处理是给CPU发送一个错误标志位，由CPU进行相应的错误处理，包括报警、宕机等操作。是双通道比较模块的一个输出值，因此不算作置于FPGA内的软件，也不作为FPGA内部的模块。
实现过程如下。
第一步，本装置通过无线模块接收铁路***无线通信设备的无线数据，包括消息、设备号、密钥等。
第二步，无线模块将接收到的数据信息通过片内UART传输给FPGA，进行MAC验证，验证过程包括MAC验证码的生成及校验。装置中使用两个FPGA构成二取二结构，两FPGA间进行双通道比较，若结果不一致则运行相关错误处理程序。
第三步，若MAC验证正确，则FPGA通过片内总线将消息传递给CPU，CPU驱动本地外部及通讯电路进行本地的数据分配及控制输出。CPU部分同样构成二取二结构，以保障***安全性。
本装置中核心是FPGA部分的设计，参见图2，给出了FPGA设计中的模块划分。FPGA中完成MAC验证码的生成及校验过程，模块划分包括数据接口模块、MAC调度模块、DES模块、双通道比较模块。
所述数据接口模块用于接收CPU待处理数据和双通道MAC校验数据，包括明文数据、密钥数据、写标志、数据结束标志等。这里的明文及密钥均采用16位输入，但是MAC验证码使用的明文和密钥是64位的，因此数据接口模块内部采用两个16转64位的数据FIFO(First In First Out)，并采用控制状态机，根据输入数据信息进行状态跳转，将64位的明文及3个轮密钥分别存入不同寄存器并向MAC调度模块传输，同时产生MAC调度模块状态机的一系列控制信号，并输出允许写标志。
所述MAC调度模块用于产生DES模块的控制标志及寄存器数据分配，并完成异或运算等基本运算过程。采用控制状态机，根据接收到的数据接口模块的数据及控制标志，以及DES模块产生的数据及控制标志进行状态的跳转；MAC调度模块将处理的数据及控制信息发送至DES模块，控制DES模块的数据操作及状态机的跳转。
所述DES模块用于实现MAC验证码生成的底层DES算法，是MAC验证码IP核的关键。参见图3，DES模块包括DES顶层模块、DES_core模块、key_schedule子密钥生成模块、crp单轮循环模块。DES顶层模块主要完成子模块的实例化和调用功能。DES_core模块用于完成初始置换操作、逆初始置换操作、16轮循环控制，采用控制状态机，根据来自MAC调度模块的控制信息进行状态跳转，生成轮控制标志，输出为忙标志、加解密完成标志以及64位的一轮DES结果，分别传送至MAC调度模块和数据接口模块进行状态机控制及运算处理。Key_schedule子密钥生成模块用于产生16轮迭代运算的轮密钥，采用流水线设计方式，即在每一个基本运算单元后***一级寄存器，共***16级寄存器，下一个基本运算单元执行时调用上一级寄存器的值就构成了16级的寄存器。流水线的设计有利于提高***效率及运算处理速度。crp单轮循环模块用于完成DES运算中的一轮基本运算，包括扩展E置换、异或运算、S盒置换以及P盒变化。置换及异或运算等基本运算均可使用assign语句实现，S盒是分组加密算法中唯一的非线性部件，是整个加密算法的安全关键，采用查表法进行实现，查表法的本质是一个RAM，通过地址输入进行存储区的对应，输出4位的特定数据。
所述双通道比较模块用于两个FPGA间通信，构成二取二结构，当两个FPGA结果不一致时，通过数据接口模块给CPU发送双通道比较状态标志。若通过双通道比较，则进行后续消息传输，否则进入错误处理程序。
在顶层模块中将上述所有模块合并，其内部连接如图2所示，即完成RSSP-II协议MAC验证装置的核心FPGA部分的设计。
本发明的技术关键点在于：
1、FPGA部分设计，模块划分以及各模块的具体设计。综合考虑面积与速度平衡的设计思路，设计中采用有限状态机以及流水线的设计方法，在保证处理速度的基础上，充分考虑到***资源的消耗，达到了速度与面积的平衡。
2、CPU+FPGA的组合处理方式，CPU与本地外部设备的接口匹配、通信及逻辑控制。
3、FPGA的双通道比较过程以及CPU的双通道比较，二取二的结构设计能够提升***的安全性与可靠性。

Claims (2)

1.一种基于FPGA的RSSP-II协议MAC码快速验证装置，其特征在于，FPGA1通过片内UART与CPU1以及无线模块进行通信，CPU1通过16位并行总线与本地***控制及通信电路通信；FPGA2通过片内UART与CPU2以及无线模块进行通信，CPU2通过16位并行总线与本地***控制及通信电路通信；FPGA1与FPGA2间双通道比较通过片内UART完成；CPU1与CPU2间双通道比较通过UART完成；上述CPU1和CPU2的型号相同；上述FPGA1和FPGA2中均通过编程语言硬件编程有以下模块：
数据接口模块：用于接收CPU待处理数据和双通道MAC校验数据，包括明文数据、密钥数据、写标志、数据结束标志；数据接口模块内部采用两个16转64位的数据FIFO，并采用控制状态机，根据输入数据信息进行状态跳转，将64位的明文及3个轮密钥分别存入不同寄存器并向MAC调度模块传输，同时产生MAC调度模块状态机的一系列控制信号，并输出允许写标志；
MAC调度模块：用于产生DES模块的控制标志及寄存器数据分配，并完成异或运算基本运算过程；采用控制状态机模型，根据接收到的数据接口模块的数据及控制标志，以及DES模块产生的数据及控制标志进行状态的跳转；MAC调度模块将处理的数据及控制信息发送至DES模块，控制DES模块的数据操作及状态机的跳转；
DES模块：用于实现MAC验证码生成的底层DES算法；DES模块包括DES顶层模块、DES_core模块、key_schedule子密钥生成模块、crp单轮循环模块；
DES顶层模块：主要完成子模块的实例化和调用功能；
DES_core模块：用于完成初始置换操作、逆初始置换操作、16轮循环控制，采用控制状态机，根据来自MAC调度模块的控制信息进行状态跳转，生成轮控制标志，输出为忙标志、加解密完成标志以及64位的一轮DES结果，分别传送至MAC调度模块和数据接口模块进行状态机控制及运算处理；
Key_schedule子密钥生成模块：用于产生16轮迭代运算的轮密钥，采用流水线设计方式，即在每一个基本运算单元后***一级寄存器，共***16级寄存器，下一个基本运算单元执行时调用上一级寄存器的值就构成了16级的寄存器；
crp单轮循环模块：用于完成DES运算中的一轮基本运算，包括扩展E置换、异或运算、S盒置换以及P盒变化；置换及异或运算等基本运算均可使用assign语句实现，S盒采用查表法进行实现，查表法的本质是一个RAM，通过地址输入进行存储区的对应，输出4位的特定数据；
双通道比较模块：用于两个FPGA间通信，构成二取二结构，当两个FPGA结果不一致时，通过数据接口模块给CPU发送双通道比较状态标志；若通过双通道比较，则进行后续消息传输，否则进入错误处理程序。
2.根据权利要求1所述的一种基于FPGA的RSSP-II协议MAC码快速验证装置，其特征在于，所述无线模块包括无线收发装置，该无线模块与铁路***无线通信设备进行通信。
CN201810715086.4A 2018-07-03 2018-07-03 一种基于fpga的rssp-ii协议mac码快速验证装置 Expired - Fee Related CN108933788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810715086.4A CN108933788B (zh) 2018-07-03 2018-07-03 一种基于fpga的rssp-ii协议mac码快速验证装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810715086.4A CN108933788B (zh) 2018-07-03 2018-07-03 一种基于fpga的rssp-ii协议mac码快速验证装置

Publications (2)

Publication Number Publication Date
CN108933788A CN108933788A (zh) 2018-12-04
CN108933788B true CN108933788B (zh) 2020-11-06

Family

ID=64447705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810715086.4A Expired - Fee Related CN108933788B (zh) 2018-07-03 2018-07-03 一种基于fpga的rssp-ii协议mac码快速验证装置

Country Status (1)

Country Link
CN (1) CN108933788B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113411198B (zh) * 2021-04-29 2022-07-15 卡斯柯信号有限公司 基于双通道和rssp-i的通信方法、装置、电子设备及存储介质
CN113094762B (zh) * 2021-04-30 2021-12-07 北京数盾信息科技有限公司 一种数据处理方法、装置及签名验签服务器
CN113904789B (zh) * 2021-08-17 2024-03-29 卡斯柯信号有限公司 一种铁路安全通信协议的加密方法、设备以及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102448059A (zh) * 2011-11-23 2012-05-09 南京航空航天大学 应用于ZigBee协议的加解密电路结构及其控制方法
CN103675440A (zh) * 2013-05-22 2014-03-26 国家电网公司 一种电力能效监测终端及监测方法
CN103746976A (zh) * 2013-12-30 2014-04-23 上海自动化仪表股份有限公司 一种基于fpga的多样性驱动***的通讯方法
CN104135469A (zh) * 2014-07-04 2014-11-05 西南交通大学 一种提高rssp-ii协议安全性的改进方案
CN104166353A (zh) * 2014-08-18 2014-11-26 中国航天科技集团公司第九研究院第七七一研究所 一种星用多通道数据采集控制电路及控制方法
CN206096813U (zh) * 2016-04-18 2017-04-12 北京交大微联科技有限公司杭州分公司 一种基于fpga二取二比较器的故障安全信号输出装置
CN107911198A (zh) * 2017-11-15 2018-04-13 卡斯柯信号有限公司 基于安全编码与铁路信号安全协议rssp‑ii的接口实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8924737B2 (en) * 2011-08-25 2014-12-30 Microsoft Corporation Digital signing authority dependent platform secret

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102448059A (zh) * 2011-11-23 2012-05-09 南京航空航天大学 应用于ZigBee协议的加解密电路结构及其控制方法
CN103675440A (zh) * 2013-05-22 2014-03-26 国家电网公司 一种电力能效监测终端及监测方法
CN103746976A (zh) * 2013-12-30 2014-04-23 上海自动化仪表股份有限公司 一种基于fpga的多样性驱动***的通讯方法
CN104135469A (zh) * 2014-07-04 2014-11-05 西南交通大学 一种提高rssp-ii协议安全性的改进方案
CN104166353A (zh) * 2014-08-18 2014-11-26 中国航天科技集团公司第九研究院第七七一研究所 一种星用多通道数据采集控制电路及控制方法
CN206096813U (zh) * 2016-04-18 2017-04-12 北京交大微联科技有限公司杭州分公司 一种基于fpga二取二比较器的故障安全信号输出装置
CN107911198A (zh) * 2017-11-15 2018-04-13 卡斯柯信号有限公司 基于安全编码与铁路信号安全协议rssp‑ii的接口实现方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RSSP-Ⅱ铁路信号安全通信协议的安全性分析;郭伟等;《铁道学报》;20160831;第38卷(第8期);全文 *

Also Published As

Publication number Publication date
CN108933788A (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
CN108933788B (zh) 一种基于fpga的rssp-ii协议mac码快速验证装置
US7158637B2 (en) Security communication packet processing apparatus and the method thereof
CN101114903B (zh) 一种吉比特无源光网络***中高级加密标准加密装置及其实现方法
WO2017045484A1 (zh) 一种基于xts-sm4的存储加解密方法及装置
CN102664729A (zh) 一种基于fpga的aes加解密网络通讯装置及其实现方法
CN105790927A (zh) 一种总线分级加密***
CN101729242A (zh) 对称分组密码的生成方法及其装置
CN105933106B (zh) 基于aes的网络信息加密ip核的设计与实现方法
CN104065486A (zh) 一种加密策略匹配算法模块验证平台及其实现方法
JPH10333569A (ja) 暗号処理装置、ｉｃカード及び暗号処理方法
CN101515853B (zh) 信息终端及其信息安全装置
CN105721139B (zh) 一种适用于有限io资源的fpga的aes加解密方法及电路
CN106788976A (zh) 一种aes加解密电路仿真分析方法及装置
CN104158650B (zh) 基于数据冗余检错机制的aes加/解密电路
CN108134665A (zh) 一种面向IoT应用的8比特AES电路
CN110545184A (zh) 通讯***及操作通讯***的方法
Peng et al. FPGA implementation of AES encryption optimization algorithm
Nguyen et al. Performance enhancement of encryption and authentication IP cores for IPSec based on multiple-core architecture and dynamic partial reconfiguration on FPGA
Plasencia-Balabarca et al. A flexible UVM-based verification framework reusable with avalon, AHB, AXI and wishbone bus interfaces for an AES encryption module
CN105187198B (zh) 一种用于IPSec协议下的AES算法硬件实现装置
CN109039608B (zh) 一种基于双S核的8-bitAES电路
CN110633574A (zh) 用于电力***安全传输的ecc加密模块
CN1983925A (zh) 一种实现sms4加解密算法的设备
CN110493003A (zh) 一种基于四基二进制底层模运算的快速加密***
EP4095704B1 (en) Processing system, related integrated circuit, device and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201106