CN206040637U - 3d双栅极goi测试结构 - Google Patents
3d双栅极goi测试结构 Download PDFInfo
- Publication number
- CN206040637U CN206040637U CN201621082924.1U CN201621082924U CN206040637U CN 206040637 U CN206040637 U CN 206040637U CN 201621082924 U CN201621082924 U CN 201621082924U CN 206040637 U CN206040637 U CN 206040637U
- Authority
- CN
- China
- Prior art keywords
- metal layer
- goi
- hole
- connection
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 160
- 229910052751 metal Inorganic materials 0.000 claims abstract description 160
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 238000009826 distribution Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 6
- 239000011159 matrix material Substances 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 206010033799 Paralysis Diseases 0.000 description 1
- 206010044565 Tremor Diseases 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型提供一种3D双栅极GOI测试结构，包括多个阵列分布的且相互电连接的GOI测试单元，每个GOI测试单元包括：衬底；第一有源区；浅沟槽隔离区，位于衬底内且位于第一有源区***；第二有源区，位于浅沟槽隔离区***；条状栅极结构，两端延伸至浅沟槽隔离区；分别位于条状栅极结构两侧的有源区内的源极区和漏极区；以及分别连接第二有源区、条状栅极结构两端和源极区漏极区的第一金属层、第二金属层和第三金属层。本实用新型采用双栅极结构，每个GOI测试单元相当于传统的两个GOI测试单元，检测产品缺陷的敏感度更高，采用矩阵结构，金属层不占用多余的空间，减少GOI测试结构的总面积，提高有效的测试结构面积。
Description
技术领域
本实用新型涉及半导体测试领域，特别是涉及一种3D(立体式)双栅极GOI(GateOxide Integrity，栅氧完整性)测试结构。
背景技术
随着技术的不断发展，为了满足器件性能的要求，超大规模集成电路(ULSI)的栅氧化层的厚度不断的减薄，由20～30nm降至几个纳米。然而，满足器件性能要求的工作电压却不能不断下降，因此，单位厚度的栅氧化层在工作时承受的电场强度越来越高，使栅氧化层的可靠性成为一个突出的问题和挑战。栅氧抗电性能不好将引起MOS器件电参数的不稳定，如阈值电压的漂移，跨导下降、漏电流增加等，进一步可引起栅氧的击穿，导致器件的失效，使整个集成电路陷入瘫痪状态。因此，栅氧化层的完整性(Gate Oxide Integrity，简称GOI)测试是验证栅氧化层质量的测试过程，对于集成电路性能的提高有着至关重要的作用。
测试结构一般设置于切割道上，但是切割道的面积是有限的，假设整个GOI测试结构的面积是450000um2(长度1000um×宽度45um)，其中，传统的测试单元结构的面积是900um2(长度60um×宽度15um)，但是，必须保证有一定的空间用于金属互连，也就是说，相邻测试单元之间留有间距，经初步估算，减除用于金属互连的面积，可以放入检测的测试单元可能只有250单元。所以，整个GOI测试结构中有效的测试面积变小。
请参阅图1，现有的GOI测试单元多为常见的单栅极结构，也即是说，只有条状栅极结构3’的一端延伸出第一有源区11’的边界，只能作为单个器件来使用，所以器件对缺陷的敏感度较低，且该GOI测试单元的第二有源区12’是未封闭的三边结构。请参阅图2，是由图1中的多个GOI测试单元组成的GOI测试结构图，每个GOI测试单元之间的间距较大，金属互连线2’占据了较大部分面积，对于整个GOI矩阵测试结构来说，有效的测试面积减小。
所以，有必要提供一种GOI测试结构来减少不必要的金属互连线占用面积，提高测试结构的有效面积，同时提高测试结构检测缺陷的精度。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种3D双栅极GOI测试结构，用于解决现有技术中GOI测试结构灵敏度低、金属层占用面积大、有效测试面积低的问题。
为实现上述目的，本实用新型提供一种3D双栅极GOI测试结构，包括多个阵列分布的且相互电连接的GOI测试单元，每个所述GOI测试单元包括：衬底；第一有源区，位于所述衬底表面；浅沟槽隔离区，位于所述衬底内，且位于所述第一有源区***；第二有源区，位于所述浅沟槽隔离区***；条状栅极结构，所述条状栅极结构包括栅氧化层及多晶硅层，所述栅氧化层位于所述第一有源区表面，且两端延伸至所述浅沟槽隔离区，所述多晶硅层覆盖于所述栅氧化层表面；源极区，位于所述条状栅极结构一侧的所述第一有源区内；漏极区，位于所述条状栅极结构另一侧的所述第一有源区内；第一金属层，位于所述第二有源区上方，且通过第一连接通孔与所述第二有源区相连接；第二金属层，位于所述第一金属层及所述条状栅极结构上方，且通过第二连接通孔与所述条状栅极结构及所述第一金属层相连接；第三金属层，位于所述第二金属层、所述源极区及所述漏极区上方，且通过第三连接通孔与所述第二金属层、所述源极区及所述漏极区相连接。
于本实用新型的一实施方式中，所述条状栅极结构的两端与所述第二有源区相隔一定间距。
于本实用新型的一实施方式中，所述第一金属层包括第一部分、第二部分和第三部分，且所述第一金属层的第一部分、所述第一金属层的第二部分及所述第一金属层的第三部分互不相连；所述第一金属层的第一部分与所述第二有源区上下对应设置且通过所述第一连接通孔相连接；所述第一金属层的第二部分位于所述条状栅极结构两端的上方，且通过所述第一连接通孔与所述条状栅极结构连接；所述第一金属层的第三部分位于所述源极区及所述漏极区的上方，且通过所述第一连接通孔与所述源极区及所述漏极区相连接。
于本实用新型的一实施方式中，所述第二金属层包括第一部分、第二部分及第三部分；所述第二金属层的第一部分与所述第一金属层第一部分上下对应设置；所述第二金属层的第二部分位于所述第一金属层的第二部分的上方，所述第二金属层的第二部分与所述第二金属层的第一部分相连接，且所述第二金属层的第二部分通过所述第二连接通孔与所述第一金属层的第二部分相连接；所述第二金属层的第三部分与所述第一金属层的第三部分上下对应设置，并通过所述第二连接通孔相连接，且所述第二金属层的第三部分不与所述第二金属层的第一部分及所述第二金属层的第二部分相连接。
于本实用新型的一实施方式中，所述第三金属层包括第一部分、第二部分及第三部分；所述第三金属层的第一部分位于所述第二金属层的第一部分上方；所述第三金属层的第二部分位于所述第二金属层的第三部分上方，并通过所述第三连接通孔与所述第二金属层的第三部分相连接；所述第三金属层的第三部分一端与所述第三金属层的第一部分相连接，另一端与所述第三金属层的第二部分相连接。
于本实用新型的一实施方式中，所述第一连接通孔、所述第二连接通孔、所述第三连接通孔的个数均为多个。
于本实用新型的一实施方式中，每个所述GOI测试单元的第一金属层之间相互电连接，每个所述GOI测试单元的第二金属层之间相互电连接，每个所述GOI测试单元的第三金属层之间相互电连接。
于本实用新型的一实施方式中，还包括：衬底端子，与所述第一金属层连接；栅极端子，与所述第二金属层连接；以及源极漏极端子，与所述第三金属层连接。
于本实用新型的一实施方式中，所述衬底为N型衬底或者P型衬底。
如上所述，本实用新型的3D双栅极GOI测试结构，具有以下有益效果：
1、采用双栅极结构，每个GOI测试单元相当于传统的两个GOI测试单元，对于检测产品缺陷的敏感度更高，提高检测精度。
2、GOI测试结构整体采用矩阵结构，GOI测试单元之间零间距排列，每层金属层位于GOI测试单元的表面或横跨其上方，金属层不占用多余的空间，减少GOI测试结构的总面积，进而提高有效的测试结构面积。
附图说明
图1为现有技术中GOI测试单元的结构示意图。
图2为现有技术中GOI测试结构示意图
图3为本实用新型3D双栅极GOI测试结构中GOI测试单元的结构示意图。
图4为图3中沿AA’线的剖视图。
图5为本实用新型3D双栅极GOI测试结构中第一金属层的布局示意图。
图6为图5中M处的侧视图。
图7为本实用新型3D双栅极GOI测试结构中第二金属层的布局示意图。
图8为图7中N处的侧视图。
图9为本实用新型3D双栅极GOI测试结构中第三金属层的布局示意图。
图10为图9中P处的侧视图。
元件标号说明
11’ 第一有源区
12’ 第二有源区
2’ 金属互连线
3’ 条状栅极结构
11 第一有源区
12 第二有源区
21 第一金属层
211 第一部分
212 第二部分
213 第三部分
22 第二金属层
221 第一部分
222 第二部分
223 第三部分
23 第三金属层
231 第一部分
232 第二部分
233 第三部分
31 第一连接通孔
32 第二连接通孔
33 第三连接通孔
4 浅沟槽隔离区
5 条状栅极结构
51 栅氧化层
52 多晶硅层
6 源极区
7 漏极区
8 衬底端子
9 栅极端子
10 源极漏极端子
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
请参阅图3至图10。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
本实用新型提供一种3D双栅极GOI测试结构，包括多个阵列分布的且相互电连接的GOI测试单元，请参阅图3-图4，每个所述GOI测试单元包括：衬底(未示出)；第一有源区11，位于所述衬底表面；浅沟槽隔离区4，位于所述衬底内，且位于所述第一有源区11***；第二有源区12，位于所述浅沟槽隔离区4***；条状栅极结构5，所述条状栅极结构5包括栅氧化层51及多晶硅层52，所述栅氧化层51位于所述第一有源区11表面，且两端延伸至所述浅沟槽隔离区4，所述多晶硅层52覆盖于所述栅氧化层51表面；源极区6，位于所述条状栅极结构5一侧的所述第一有源区11内；漏极区7，位于所述条状栅极结构5另一侧的所述第一有源区11内，。
在这里，所述条状栅极结构5的两端延伸至所述浅沟槽隔离区4，即采用双栅极结构，每个GOI测试单元相当于传统的两个GOI测试单元，对于检测产品缺陷的敏感度更高，从而可以提高检测精度。
图5-图10显示为本实用新型3D双栅极GOI测试结构中第一金属层21、第二金属层22和第三金属层23的布局示意图，所述第一金属层21位于所述第二有源区12上方，且通过第一连接通孔31与所述第二有源区12相连接；第二金属层22，位于所述第一金属层21及所述条状栅极结构5上方，且通过第二连接通孔32与所述条状栅极结构5及所述第一金属层21相连接；第三金属层23，位于所述第二金属层22、所述源极区6及所述漏极区7上方，且通过第三连接通孔33与所述第二金属层22、所述源极区6及所述漏极区7相连接。
作为示例，所述条状栅极结构5的两端与所述第二有源区12相隔一定间距。
请参阅图5，作为示例，所述第一金属层21包括第一部分211、第二部分212和第三部分213，且所述第一金属层的第一部分211、所述第一金属层的第二部分212及所述第一金属层的第三部分213互不相连；所述第一金属层21的第一部分211与所述第二有源区12上下对应设置且通过所述第一连接通孔31相连接；所述第一金属层21的第二部分212位于所述条状栅极结构5两端的上方，且通过所述第一连接通孔31与所述条状栅极结构5连接；所述第一金属层21的第三部分213位于所述源极区6及所述漏极区7的上方，且通过所述第一连接通孔31与所述源极区6及所述漏极区7相连接。
图6为图5中M处的侧视图，所述第二有源区12与所述第一连接通孔31相连接，第二连接通孔32与所述第一金属层21的第一部分211相连接。
请具体参阅图7，作为示例，所述第二金属层22包括第一部分221、第二部分222及第三部分223；所述第二金属层22的第一部分221与所述第一金属层21第一部分211上下对应设置；所述第二金属层22的第二部分222位于所述第一金属层21的第二部分212的上方，所述第二金属层22的第二部分222与所述第二金属层22的第一部分221相连接，且所述第二金属层22的第二部分222通过所述第二连接通孔32与所述第一金属层21的第二部分212相连接；所述第二金属层22的第三部分223与所述第一金属层21的第三部分213上下对应设置，并通过所述第二连接通孔32相连接，且所述第二金属层22的第三部分223不与所述第二金属层22的第一部分221及所述第二金属层22的第二部分222相连接。
图8为图7中N处的侧视图，所述条状栅极结构5与所述第一连接通孔31连接，所述第一连接通孔31与所述第一金属层21的第二部分212连接，所述第一金属层21的第二部分212与所述第二连接通孔32连接，所述第二连接通孔32与所述第二金属层22的第二部分222连接。
请具体参阅图9，作为示例，所述第三金属层23包括第一部分231、第二部分232及第三部分233；所述第三金属层23的第一部分231位于所述第二金属层22的第一部分221上方；所述第三金属层23的第二部分232位于所述第二金属层22的第三部分223上方，并通过所述第三连接通孔33与所述第二金属层22的第三部分223相连接；所述第三金属层23的第三部分233一端与所述第三金属层23的第一部分231相连接，另一端与所述第三金属层23的第二部分232相连接。
图10为图9中P处的侧视图，所述源极区6/漏极区7(或者说是第一有源区11)通过所述第一连接通孔31与所述第一金属层21的第三部分213连接，所述第一金属层21的第三部分213连接与所述第二连接通孔32相连接，所述第二连接通孔32与所述第二金属层22的第三部分223相连接，所述第二金属层22的第三部分223与所述第三连接通孔33相连接，所述第三连接通孔33与所述第三金属层23的第二部分232相连接。
作为示例，所述第一连接通孔31、所述第二连接通孔32、所述第三连接通孔33的个数均为多个。
需要指出的是，所述第一连接通孔31、所述第二连接通孔32、所述第三连接通孔33并不是一般意义上的通孔，而是在通孔中填了可以导电的金属物质，一般情况下，我们将金属层与金属层间的连接通孔称作Via(通孔)，将金属层与非金属层间的连接通孔称作contact(接触孔)
作为示例，每个所述GOI测试单元的第一金属层21之间相互电连接，每个所述GOI测试单元的第二金属层22之间相互电连接，每个所述GOI测试单元的第三金属层23之间相互电连接。
作为示例，所述3D双栅极GOI测试结构还包括：衬底端子8，与所述第一金属层21连接；栅极端子9，与所述第二金属层22连接；以及源极漏极端子10，与所述第三金属层23连接。所述衬底端子8、所述栅极端子9和所述源极漏极端子10即为测试焊盘，用于GOI测试时加电压。
作为示例，该3D双栅极GOI测试结构的所述衬底为N型衬底或者P型衬底。
综上所述，本实用新型的3D双栅极GOI测试结构采用双栅极结构，每个GOI测试单元相当于传统的两个GOI测试单元，对于检测产品缺陷的敏感度更高，提高了检测精度；GOI测试结构整体采用矩阵结构，GOI测试单元之间零间距排列，每层金属层位于GOI测试单元的表面或横跨其上方，金属层不占用多余的空间，减少GOI测试结构的总面积，进而提高有效的测试结构面积。
本实用新型的3D双栅极GOI测试结构适用于在40纳米低泄漏产品中设，但不仅限于此。根据测试发现，该测试结构的斜坡电压测试结果与晶圆的良率测试图是一致的。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (9)
1.一种3D双栅极GOI测试结构，其特征在于，包括多个阵列分布的且相互电连接的GOI测试单元，每个所述GOI测试单元包括：
衬底；
第一有源区，位于所述衬底表面；
浅沟槽隔离区，位于所述衬底内，且位于所述第一有源区***；
第二有源区，位于所述浅沟槽隔离区***；
条状栅极结构，所述条状栅极结构包括栅氧化层及多晶硅层，所述栅氧化层位于所述第一有源区表面，且两端延伸至所述浅沟槽隔离区，所述多晶硅层覆盖于所述栅氧化层表面；
源极区，位于所述条状栅极结构一侧的所述第一有源区内；
漏极区，位于所述条状栅极结构另一侧的所述第一有源区内；
第一金属层，位于所述第二有源区上方，且通过第一连接通孔与所述第二有源区相连接；
第二金属层，位于所述第一金属层及所述条状栅极结构上方，且通过第二连接通孔与所述条状栅极结构及所述第一金属层相连接；
第三金属层，位于所述第二金属层、所述源极区及所述漏极区上方，且通过第三连接通孔与所述第二金属层、所述源极区及所述漏极区相连接。
2.根据权利要求1所述的3D双栅极GOI测试结构，其特征在于，所述条状栅极结构的两端与所述第二有源区相隔一定间距。
3.根据权利要求1所述的3D双栅极GOI测试结构，其特征在于，所述第一金属层包括第一部分、第二部分和第三部分，且所述第一金属层的第一部分、所述第一金属层的第二部分及所述第一金属层的第三部分互不相连；所述第一金属层的第一部分与所述第二有源区上下对应设置且通过所述第一连接通孔相连接；所述第一金属层的第二部分位于所述条状栅极结构两端的上方，且通过所述第一连接通孔与所述条状栅极结构连接；所述第一金属层的第三部分位于所述源极区及所述漏极区的上方，且通过所述第一连接通孔与所述源极区及所述漏极区相连接。
4.根据权利要求3所述的3D双栅极GOI测试结构，其特征在于，所述第二金属层包括第一部分、第二部分及第三部分；所述第二金属层的第一部分与所述第一金属层第一部分上下对应设置；所述第二金属层的第二部分位于所述第一金属层的第二部分的上方，所述第二金属层的第二部分与所述第二金属层的第一部分相连接，且所述第二金属层的第二部分通过所述第二连接通孔与所述第一金属层的第二部分相连接；所述第二金属层的第三部分与所述第一金属层的第三部分上下对应设置，并通过所述第二连接通孔相连接，且所述第二金属层的第三部分不与所述第二金属层的第一部分及所述第二金属层的第二部分相连接。
5.根据权利要求4所述的3D双栅极GOI测试结构，其特征在于，所述第三金属层包括第一部分、第二部分及第三部分；所述第三金属层的第一部分位于所述第二金属层的第一部分上方；所述第三金属层的第二部分位于所述第二金属层的第三部分上方，并通过所述第三连接通孔与所述第二金属层的第三部分相连接；所述第三金属层的第三部分一端与所述第三金属层的第一部分相连接，另一端与所述第三金属层的第二部分相连接。
6.根据权利要求1所述的3D双栅极GOI测试结构，其特征在于，所述第一连接通孔、所述第二连接通孔、所述第三连接通孔的个数均为多个。
7.根据权利要求1所述的3D双栅极GOI测试结构，其特征在于，每个所述GOI测试单元的第一金属层之间相互电连接，每个所述GOI测试单元的第二金属层之间相互电连接，每个所述GOI测试单元的第三金属层之间相互电连接。
8.根据权利要求1所述的3D双栅极GOI测试结构，其特征在于，还包括：
衬底端子，与所述第一金属层连接；
栅极端子，与所述第二金属层连接；以及
源极漏极端子，与所述第三金属层连接。
9.根据权利要求1所述的3D双栅极GOI测试结构，其特征在于，所述衬底为N型衬底或者P型衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621082924.1U CN206040637U (zh) | 2016-09-26 | 2016-09-26 | 3d双栅极goi测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621082924.1U CN206040637U (zh) | 2016-09-26 | 2016-09-26 | 3d双栅极goi测试结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206040637U true CN206040637U (zh) | 2017-03-22 |
Family
ID=58296729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621082924.1U Active CN206040637U (zh) | 2016-09-26 | 2016-09-26 | 3d双栅极goi测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206040637U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107991599A (zh) * | 2017-11-24 | 2018-05-04 | 长江存储科技有限责任公司 | 一种用于叉指状栅goi结构漏电点精确定位的方法 |
| CN108022834A (zh) * | 2017-11-30 | 2018-05-11 | 上海华力微电子有限公司 | 监控3d栅极氧化层工艺的方法及结构 |
| CN112687664A (zh) * | 2020-12-23 | 2021-04-20 | 华虹半导体(无锡)有限公司 | 半导体测试结构和包含其的晶圆 |
| WO2023197400A1 (zh) * | 2022-04-12 | 2023-10-19 | 长鑫存储技术有限公司 | 半导体版图结构及半导体测试结构 |
-
2016
- 2016-09-26 CN CN201621082924.1U patent/CN206040637U/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107991599A (zh) * | 2017-11-24 | 2018-05-04 | 长江存储科技有限责任公司 | 一种用于叉指状栅goi结构漏电点精确定位的方法 |
| CN108022834A (zh) * | 2017-11-30 | 2018-05-11 | 上海华力微电子有限公司 | 监控3d栅极氧化层工艺的方法及结构 |
| CN108022834B (zh) * | 2017-11-30 | 2021-10-01 | 上海华力微电子有限公司 | 监控3d栅极氧化层工艺的方法及结构 |
| CN112687664A (zh) * | 2020-12-23 | 2021-04-20 | 华虹半导体(无锡)有限公司 | 半导体测试结构和包含其的晶圆 |
| CN112687664B (zh) * | 2020-12-23 | 2022-07-19 | 华虹半导体(无锡)有限公司 | 半导体测试结构和包含其的晶圆 |
| WO2023197400A1 (zh) * | 2022-04-12 | 2023-10-19 | 长鑫存储技术有限公司 | 半导体版图结构及半导体测试结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206040637U (zh) | 3d双栅极goi测试结构 | |
| CN104465614B (zh) | 测试结构和对应的测试方法 | |
| CN103094253B (zh) | 一种栅极氧化层测试结构 | |
| CN104218027B (zh) | 半导体测试结构及其测试方法 | |
| CN105977252A (zh) | 半导体装置 | |
| CN106716154A (zh) | 半导体模块、电性连接器以及检查装置 | |
| CN104701327B (zh) | 阵列基板、阵列基板的制造方法和显示装置 | |
| CN104658940A (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
| CN205881911U (zh) | 一种沟槽型SiC MOSFET用原胞 | |
| KR20090015710A (ko) | 테스트 장치, 스태틱 메모리 테스트 장치 및 반도체 집적회로 장치 | |
| CN107046020B (zh) | 一种测试结构及其布设方法 | |
| CN205248238U (zh) | 一种可靠性测试结构 | |
| CN205376517U (zh) | 一种自热效应检测结构 | |
| CN106601645A (zh) | 一种测试结构及其布设方法 | |
| CN204257633U (zh) | 一种层间金属可靠性测试结构 | |
| JP2008235485A (ja) | 半導体ウエハ及び電極パッド下ダメージ検査方法並びに半導体装置 | |
| CN206332008U (zh) | 一种imd可靠性测试结构 | |
| CN206258520U (zh) | 一种接触电阻测试结构 | |
| CN113097087B (zh) | 一种半导体器件及其测试方法 | |
| KR20130066945A (ko) | 반도체 소자의 테스트 패턴, 패턴의 제조 방법 및 그 패턴을 이용한 테스트 방법 | |
| CN204088304U (zh) | 半导体测试结构 | |
| CN106981476B (zh) | 半导体器件及其形成方法 | |
| CN206076226U (zh) | 监控ar工艺中套准偏移的wat测试结构 | |
| CN203800018U (zh) | 测试单元以及测试结构 | |
| CN103839925A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |