CN206003765U - 高密度sip封装结构 - Google Patents
高密度sip封装结构 Download PDFInfo
- Publication number
- CN206003765U CN206003765U CN201620280802.7U CN201620280802U CN206003765U CN 206003765 U CN206003765 U CN 206003765U CN 201620280802 U CN201620280802 U CN 201620280802U CN 206003765 U CN206003765 U CN 206003765U
- Authority
- CN
- China
- Prior art keywords
- dao
- encapsulating structure
- bonding wire
- high density
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型涉及一种高密度SIP封装结构，其中包括第一基岛、第二基岛和导热焊盘，所述的第一基岛和第二基岛相互平行，所述的导热焊盘设置于所述的第一基岛和第二基岛下方，所述的第一基岛上隔离排布有三颗MOS管和MCU芯片，所述的第二基岛上隔离排布有三颗MOS管，各个所述的MOS管与封装结构的外接头通过键合丝相连接。采用该种结构的高密度SIP封装结构，隔离排布多颗功率MOS管和主控芯片，充分利用封装体的纵向空间，大大提升集成电路的封装密度，提升封装结构的散热性能，可以有效应用于各种需要MCU主控芯片封装结构的场景，具有更广泛的应用范围。
Description
技术领域
本实用新型涉及封装技术领域，尤其涉及SIP封装技术领域，具体是指一种高密度SIP封装结构。
背景技术
SIP封装（System In a Package，***级封装）是在同一封装产品内实现多种***功能的高度整合，是集成电路的重要组成部分。随着整个***功耗、面积、便携性等各项性能的要求越来越高，如何将多个不同功能的电路整合在一起，对封装的设计提出了新的要求。
现有技术的SIP封装，往往是首先选择普通PCB电路板作为SIP基岛，将不同功能的芯片通过类似传统封装的工艺塑封到一个封装中。这种在封装内实现的***方案，由于只是涉及到封装方式的改变，因而实现较快，整个成本较低，方案也更加灵活，可以快速适应本领域技术的要求。
然而，现有技术中的SIP封装仍存在一些缺陷，导致用户使用不便。芯片和其他元件的排布安排不够紧密，集成度不高，会造成封装结构乃至整个利用该封装结构的集成电路体积过大；芯片的散热处理不理想，在长时间工作后无法快速有效散热，会影响芯片工作的稳定性，减少了芯片的使用寿命。因此，急需一种具有更优异性能的SIP封装结构，对上述缺陷进行改善，更好地满足市场发展的需求。
实用新型内容
本实用新型的目的是克服了上述现有技术的缺点，提供了一种能够实现大大提升集成电路的封装密度、提升封装结构的散热性能、具有更广泛应用范围的高密度SIP封装结构。
为了实现上述目的，本实用新型的高密度SIP封装结构具有如下构成：
该高密度SIP封装结构，其主要特点是，所述的封装结构包括第一基岛、第二基岛和导热焊盘，所述的第一基岛和第二基岛相互平行，所述的导热焊盘设置于所述的第一基岛和第二基岛下方，所述的第一基岛上隔离排布有三颗MOS管和MCU芯片，所述的第二基岛上隔离排布有三颗MOS管，各个所述的MOS管与封装结构的外接头通过键合丝相连接。
较佳地，所述的封装结构还包括塑封体，所述的第一基岛、第二基岛均设置于所述的塑封体内。
较佳地，所述的键合丝包括键合丝基体和包裹于所述的键合丝基体外的键合丝镀层。
更佳地，所述的键合丝基体为铜丝基体，所述的键合丝镀层为金镀层或铂镀层。
较佳地，所述的键合丝为直径28~35μm的键合丝。
较佳地，所述的封装结构还包括两个彼此平行设置的基岛支架，所述的第一基岛和第二基岛分别通过一基岛支架设置于所述的导热焊盘上。
较佳地，所述的第一基岛、第二基岛均为矩形，所述的导热焊盘为圆形或矩形，所述的封装结构的外接头排布于所述的导热焊盘四周。
较佳地，所述的MOS管和MCU芯片分别粘结于所述的第一基岛和第二基岛上。
采用了该实用新型中的高密度SIP封装结构，具有如下有益效果：
（1）设计双基岛平行的结构，内置六颗功率MOS管（场效应管）并叠装集成MCU主控芯片的SIP封装结构，隔离排布多颗功率MOS管和主控芯片，充分利用封装体的纵向空间，实现多组件的抗电磁干扰集成，大大提升集成电路的封装密度，进一步减小该封装结构应用的设备的体积；
（2）在基岛下方设置导热焊板，结合双基岛平行的结构，提升封装结构的散热性能，延长封装结构的使用寿命，保持芯片的稳定性；将导热焊盘设置为圆形可以进一步屏蔽高频信号，防止干扰信号积存在导热焊盘四角，也可以防止焊接时焊锡膏的外溢，防止锡膏残余在导热焊盘的四角，从而提高产品的合格率；
（3）该SIP封装结构可以有效应用于各种需要MCU主控芯片封装结构的场景，具有更广泛的应用范围。
附图说明
图1为本实用新型的高密度SIP封装结构的结构框图。
附图标记：
100 第一基岛
101~103 第一基岛上的MOS管
104 MCU芯片
200 第二基岛
201~203 第二基岛上的MOS管
具体实施方式
为了能够更清楚地描述本实用新型的技术内容，下面结合具体实施例来进行进一步的描述。
本实用新型提供了一种新的技术方案，不仅可以解决现有技术中集成密度较低的技术问题，也可以解决现有技术中散热不足的技术问题，得到一种更优化的封装结构。
为了实现上述目的，如图1所示，本实用新型的高密度SIP封装结构包括第一基岛100、第二基岛200和导热焊盘，所述的第一基岛100和第二基岛200相互平行，所述的导热焊盘（图中未示出）设置于所述的第一基岛100和第二基岛200下方，所述的第一基岛100上隔离排布有三颗MOS管101~103和MCU芯片104，所述的第二基岛200上隔离排布有三颗MOS管201~203，各个所述的MOS管101~103，201~203与封装结构的外接头通过键合丝相连接。
通过采用两个平行的第一基岛100和第二基岛200，以及第一基岛100和第二基岛200上各个元器件的合理排布，提高了封装结构的集成密度。通过导热焊盘的设置以及各个元器件的位置设置，提高了整体封装结构的散热性能。
本实用新型的MCU芯片104为根据SIP封装结构应用场合选取的MCU主控芯片，根据该SIP封装结构应用于各种不同集成电路结构，选取现有技术中现有的MCU主控芯片，将其叠加集成到MOS管102上。如图1中所示。
在一种较佳的实施方式中，所述的封装结构还包括塑封体，所述的第一基岛100、第二基岛200均设置于所述的塑封体内。
在实际应用中，封装的方式不仅局限于塑封，也可以采用现有技术中的陶封，塑封工序简单，成本低，陶封的工艺比较复杂，成本高，但是气密性要优于塑封。因此，可以根据需要选择适合的封装形式。
在一种较佳的实施方式中，所述的键合丝包括键合丝基体和包裹于所述的键合丝基体外的键合丝镀层。
在一种更佳的实施方式中，所述的键合丝基体为铜丝基体，所述的键合丝镀层为金镀层或铂镀层。在实际应用中，键合丝可以选用现有技术中其他种类的成品键合丝，例如采用银丝基体或其他导电合金基体等，采用铜丝基体可以有效地控制成本，在较低的成本上实现很好的传导效果，如果采用银丝基体，则不易被氧化，可以根据需要进行选择。
键合丝的采用可以很好地提高传导性能，保证芯片的稳定工作，能够适应电子封装高度发展的需求。
在一种较佳的实施方式中，所述的键合丝为直径28~35μm的键合丝。在实际应用中，键合丝的直径和长度可以根据实际用户需要选择，并根据其他元器件的位置合理排布键合丝的走线，使得整体结构排布更加紧密和谐。
在一种较佳的实施方式中，所述的封装结构还包括两个彼此平行设置的基岛支架，所述的第一基岛100和第二基岛200分别通过一基岛支架设置于所述的导热焊盘上。
在一种较佳的实施方式中，所述的第一基岛、第二基岛均为矩形，所述的导热焊盘为圆形或矩形，所述的封装结构的外接头排布于所述的导热焊盘四周。
在实际应用中，第一基岛100、第二基岛200和导热焊盘还可以设置为其他适合的形状，例如椭圆形、多边形等，可以根据需要进行定制。将导热焊盘设置为圆形可以进一步屏蔽高频信号，防止干扰信号积存在导热焊盘四角，也可以防止焊接时焊锡膏的外溢，防止锡膏残余在导热焊盘的四角，从而提高产品的合格率。
封装结构的外接头也可以设置为导电焊盘的形式，可以采用圆形等结构，排布于所述的导热焊盘四周。
在一种较佳的实施方式中，所述的MOS管和MCU芯片分别粘结于所述的第一基岛100和第二基岛200上。根据用户需要，也可以增加其他的芯片或元器件在两个基岛上，给封装结构赋予更多的功能。
本实用新型的高密度SIP封装结构的技术方案中，其中所包括的各个功能设备和模块装置均能够对应于实际的具体硬件电路结构，因此这些模块和单元仅利用硬件电路结构就可以实现，不需要辅助以特定的控制软件即可以自动实现相应功能。
采用了该实用新型中的高密度SIP封装结构，具有如下有益效果：
（1）设计双基岛平行的结构，内置六颗功率MOS管（场效应管）并叠装集成MCU主控芯片的SIP封装结构，隔离排布多颗功率MOS管和主控芯片，充分利用封装体的纵向空间，实现多组件的抗电磁干扰集成，大大提升集成电路的封装密度，进一步减小该封装结构应用的设备的体积；
（2）在基岛下方设置导热焊板，结合双基岛平行的结构，提升封装结构的散热性能，延长封装结构的使用寿命，保持芯片的稳定性；将导热焊盘设置为圆形可以进一步屏蔽高频信号，防止干扰信号积存在导热焊盘四角，也可以防止焊接时焊锡膏的外溢，防止锡膏残余在导热焊盘的四角，从而提高产品的合格率；
（3）该SIP封装结构可以有效应用于各种需要MCU主控芯片封装结构的场景，具有更广泛的应用范围。
在此说明书中，本实用新型已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本实用新型的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (8)
1.一种高密度SIP封装结构，其特征在于，所述的封装结构包括第一基岛、第二基岛和导热焊盘，所述的第一基岛和第二基岛相互平行，所述的导热焊盘设置于所述的第一基岛和第二基岛下方，所述的第一基岛上隔离排布有三颗MOS管和MCU芯片，所述的第二基岛上隔离排布有三颗MOS管，各个所述的MOS管与封装结构的外接头通过键合丝相连接。
2.根据权利要求1所述的高密度SIP封装结构，其特征在于，所述的封装结构还包括塑封体，所述的第一基岛、第二基岛均设置于所述的塑封体内。
3.根据权利要求1所述的高密度SIP封装结构，其特征在于，所述的键合丝包括键合丝基体和包裹于所述的键合丝基体外的键合丝镀层。
4.根据权利要求3所述的高密度SIP封装结构，其特征在于，所述的键合丝基体为铜丝基体，所述的键合丝镀层为金镀层或铂镀层。
5.根据权利要求1所述的高密度SIP封装结构，其特征在于，所述的键合丝为直径28~35μm的键合丝。
6.根据权利要求1所述的高密度SIP封装结构，其特征在于，所述的封装结构还包括两个彼此平行设置的基岛支架，所述的第一基岛和第二基岛分别通过一基岛支架设置于所述的导热焊盘上。
7.根据权利要求1所述的高密度SIP封装结构，其特征在于，所述的第一基岛、第二基岛均为矩形，所述的导热焊盘为圆形或矩形，所述的封装结构的外接头排布于所述的导热焊盘四周。
8.根据权利要求1所述的高密度SIP封装结构，其特征在于，所述的MOS管和MCU芯片分别粘结于所述的第一基岛和第二基岛上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620280802.7U CN206003765U (zh) | 2016-04-07 | 2016-04-07 | 高密度sip封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620280802.7U CN206003765U (zh) | 2016-04-07 | 2016-04-07 | 高密度sip封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206003765U true CN206003765U (zh) | 2017-03-08 |
Family
ID=58204011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620280802.7U Expired - Fee Related CN206003765U (zh) | 2016-04-07 | 2016-04-07 | 高密度sip封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206003765U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789198A (zh) * | 2016-04-07 | 2016-07-20 | 无锡矽瑞微电子股份有限公司 | 一种集成sip***封装架构 |
-
2016
- 2016-04-07 CN CN201620280802.7U patent/CN206003765U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789198A (zh) * | 2016-04-07 | 2016-07-20 | 无锡矽瑞微电子股份有限公司 | 一种集成sip***封装架构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206807850U (zh) | 基于qfn封装的pcb散热结构 | |
| CN201946588U (zh) | 一种功率半导体器件的封装结构 | |
| CN206003765U (zh) | 高密度sip封装结构 | |
| CN105789198A (zh) | 一种集成sip***封装架构 | |
| CN201608174U (zh) | 一种半导体器件的***级封装结构 | |
| CN203536411U (zh) | 一种半导体封装结构 | |
| CN208208755U (zh) | 一种电源*** | |
| CN201623107U (zh) | 印刷线路板芯片倒装散热块外接散热板封装结构 | |
| CN104681517A (zh) | 一种适合于led照明应用的多芯片qfn封装 | |
| CN201623064U (zh) | 内脚露出芯片倒装倒t散热块外接散热器封装结构 | |
| CN205004333U (zh) | 一种半导体功率器件双芯片混合封装结构 | |
| CN201623112U (zh) | 内脚露出芯片倒装散热块外接散热板封装结构 | |
| CN207353226U (zh) | 一种集倒装芯片和引线键合芯片于一体的封装结构 | |
| CN201623022U (zh) | 印刷线路板芯片倒装外接散热板封装结构 | |
| CN206774534U (zh) | 一种双通道音频大功率功放电路封装结构 | |
| CN201623040U (zh) | 内脚露出芯片倒装倒t型散热块全包覆封装结构 | |
| CN201623094U (zh) | 内脚露出芯片倒装散热块外接散热帽封装结构 | |
| CN201623092U (zh) | 内脚露出芯片倒装散热块全包覆封装结构 | |
| CN201623150U (zh) | 内脚露出芯片倒装矩型锁定孔散热块外接散热器封装结构 | |
| CN201623025U (zh) | 内脚露出芯片倒装锁定孔散热块外接散热器封装结构 | |
| CN205428901U (zh) | 一种无铜基板散热的功率模块 | |
| CN201623070U (zh) | 内脚露出芯片倒装倒t锁定孔散热块外接散热器封装结构 | |
| CN202839595U (zh) | 一种高功率高密度半导体器件 | |
| CN201623114U (zh) | 基岛露出芯片正装散热块外接散热板封装结构 | |
| CN201623078U (zh) | 内脚露出芯片倒装锁定孔散热块凸柱外接散热板封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170308 Termination date: 20190407 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |