CN205945702U - 一种微波频率源模块 - Google Patents
一种微波频率源模块 Download PDFInfo
- Publication number
- CN205945702U CN205945702U CN201620940978.0U CN201620940978U CN205945702U CN 205945702 U CN205945702 U CN 205945702U CN 201620940978 U CN201620940978 U CN 201620940978U CN 205945702 U CN205945702 U CN 205945702U
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- source module
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种微波频率源模块,包括:参考电源模块,用以完成内外参考时钟切换、时钟分配、DC‑DC电源转换;FPGA控制模块,与USBJTAG加载器相连接,用以完成外部控制到内部控制的转换;与参考电源模块输出端电性连接的锁相频率合成器,用作产生本振信号、AD时钟信号、DA时钟信号;与锁相频率合成器输出端连接的功分器,用于将本振信号功分放大为2路同频信号输出;与锁相频率合成器输出端连接的放大器,用于将AD时钟和DA时钟信号放大至芯片所需的功率值;与参考电源模块输出端电性连接的参考时钟,用于其它设备的同步时钟。本实用新型将离散件进行集成化一体设计,并解决了开关电源对频率源的干扰问题。具有集成度高,通用适应性强等特点。
Description
技术领域
本实用新型属于雷达电子设备技术领域,涉及一种微波模块,特别涉及一种微波频率源模块。
背景技术
微波频率源模块主要用于产生微波变频模块的变频本振和***同步时钟处理,AD时钟,DA时钟。如图1所示的是一个典型的射频收发***。在接收方向,接收天线接收频率为Frf的微波信号,通过下变频器变频,产生频率为Fif的中频信号。在发射方向,上变频器接收频率为Fif的中频信号,通过上变频器变频,产生频率为Frf的发射信号。变频本振由微波频率源模块提供2路同频本振信号Flo。频率对应关系满足Frf = Fif+ Flo。
由于频率源模块要求所有参考时钟的相位要求一样,现有技术中,频率源模块中采用参考切换电源配套实现上述要求,但在实际使用时发现该方案在某些设备里使用时存在一定的缺陷。表现为:①设备切换到外参考时钟输入而参考时钟输入端口没有接入时钟时,整个设备是没有时钟的,所有需要时钟的器件工作会不正常,在接入外参考时钟即时钟恢复时器件无法恢复正常工作。由外参考时钟带入的近端杂散也会影响***工作;②采用线性稳压器LDO,LDO具有较好的纹波特性,缺点是电源利用率低,发热严重;③整个频率源模块集成度不高,通用性不强,因此有必要改进。
实用新型内容
基于上述所述,本实用新型的目的是开发一种新型的微波频率源模块。
本实用新型通过如下的技术方案实现的:一种微波频率源模块,包括:
参考电源模块,用以完成内外参考时钟切换、时钟分配、DC-DC电源转换;
FPGA控制模块,与USBJTAG加载器相连接,用以完成外部控制到内部控制的转换;
与参考电源模块输出端电性连接的锁相频率合成器,用作产生本振信号、AD时钟信号、DA时钟信号;
与锁相频率合成器输出端连接的功分器,用于将本振信号功分放大为2路同频信号输出;
与锁相频率合成器输出端连接的放大器,用于将AD时钟和DA时钟信号放大至芯片所需的功率值;
与参考电源模块输出端电性连接的参考时钟,用于其它设备的同步时钟。
进一步地, 所述参考电源模块包括自保持锁相晶振,用以对外参考输入进行相位同步;开关电源DC-DC,用以将-12V、+12V的输入电压转换成-5V、-12V、+5V、+6.5V、+12V、+24V的输出电压。
进一步地,所述自保持锁相晶振由参考检测、控制电路、锁相环PLL、调谐控制、压控晶振构成,所述参考检测一路输出与控制电路输入端相连 ,一路输出与锁相环PLL输入端连接;所述控制电路与调谐控制相连接;所述锁相环PLL输出端与调谐控制相连接;所述调谐控制输出端与压控晶振输入端相连接,所述压控晶振通过反馈电路与锁相环PLL电性连接。
进一步地,所述开关电源DC-DC在电源输入端和电源输出端均设置有电源滤波器。
进一步地,所述锁相频率合成器由锁相环PLL和压控振荡器构成,锁相环PLL的输出端与压控振荡器的输入端信号连接。
进一步地,所述锁相频率合成器设置4个,功分器设置为2个,放大器设置2个。
本实用新型的有益效果在于:
1、采用自保持锁相晶振代替传统的参考切换方案,使用时,对外参考输入进行相位同步后用时钟分配进行输出。整个过程中自保持锁相晶振不会断电,解决了传统方案切换过程中及切换后无时钟输出的问题,保证设备时钟供给稳定性。
2、本模块中设计了开关电源DC-DC,全部采用开关电源DC-DC对输入电源进行变换,消除了CPCI机箱开关电源纹波较大,开关频率对频率源干扰严重的问题,获得多种电压输出,电源纹波小,整体电源利用率高,发热问题得到大大改善。
3、重新构建了参考电源模块,参考电源模块将以往的离散件进行集成化一体设计,并解决了开关电源对频率源的干扰问题。具有集成度高,通用适应性强等特点。
4、本模块集成了USBJTAG加载器,用于加载FPGA配置文件。该加载器的USB开孔在前面板方向。能在不拆机箱的情况下对微波频率源模块的FPGA加载代码,避免因调试加载反复拆装微波频率源模块,大大缩短调试加载时间,降低使用复杂度。
附图说明
图1是现有技术中射频收发***示意图;
图2是本实用新型***框图;
图3是本实用新型中所述的参考电源模块***框图;
图4是现有技术中参考切换***框图;
图5是本实用新型中所述的自保持锁相晶振***原理框图;
图6是本实用新型中所述的开关电源DC-DC***原理框图。
具体实施方式
下面结合附图及具体实施方式对本实用新型做进一步说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
如图2所示,本实用新型公开了一种微波频率源模块,包括:
1个参考电源模块,用以完成内外参考时钟切换、时钟分配、DC-DC电源转换;
1个FPGA控制模块,与USBJTAG加载器相连接,用以完成外部控制到内部控制的转换;
4个与参考电源模块输出端电性连接的锁相频率合成器,其中的2个用作产生本振信号、另外的2个分别用作产生AD时钟信号、DA时钟信号;
与锁相频率合成器输出端连接的功分器,用于将本振信号功分放大为2路同频信号输出,功分器数量为2个;
与锁相频率合成器输出端连接的放大器,用于将AD时钟和DA时钟信号放大至芯片所需的功率值,放大器数量为2个;
1个与参考电源模块输出端电性连接的参考时钟,用于其它设备的同步时钟。
为满足微波变频***2次变频方案本振需求,本微波频率源模块放置2个锁相频率合成器经功分器放大后的子***LO1和LO2,再放置2个锁相频率合成器作AD时钟和DA时钟信号,并调节放大器增益以满足AD和DA芯片所需的功率值。
如图3所示, 参考电源模块包括自保持锁相晶振,用以对外参考输入进行相位同步;开关电源DC-DC,用以将-12V、+12V的输入电压转换成-5V、-12V、+5V、+6.5V、+12V、+24V的输出电压。
图4所示的是现有参考电源模块中所惯用的参考切换原理框图,其技术方案原理是:参考切换由开关选择内参考或外参考输入实现。当模块不需要同步外参考时钟相位的时候由开关选择内参考,所有时钟相位与内参考相位一致。当模块需要同步外参考时钟相位的时候由开关选择外参考输入,所有时钟相位与外参考输入相位一致,同时内参考时钟电源关断以降低干扰。参考时钟选择后加入时钟分配将时钟信号分为多路时钟信号以满足多个频率源需求。
在实际使用时发现该方案在某些设备里使用时有问题,具体表现为设备切换到外参考时钟输入而参考时钟输入端口没有接入时钟时,整个设备是没有时钟的,所有需要时钟的器件工作会不正常,在接入外参考时钟即时钟恢复时器件无法恢复正常工作。由外参考时钟带入的近端杂散也会影响***工作。近端杂散会经锁相频率合成器倍频恶化,如果杂散在锁相频率合成器环路带宽外则可以靠锁相频率合成器滤除杂散已降低杂散影响。如果杂散在锁相频率合成器环路带宽内则无法靠锁相频率合成器滤除杂散,对***造成干扰。
因此,为解决上述问题,本实用新型对传统参考切换方案进行改进,改进后如图5所示,采用自保持锁相晶振代替传统的参考切换方案。自保持锁相晶振由参考检测、控制电路、锁相环PLL、调谐控制、压控晶振构成,参考检测一路输出与控制电路输入端相连 ,一路输出与锁相环PLL输入端连接;控制电路与调谐控制相连接;锁相环PLL输出端与调谐控制相连接;调谐控制输出端与压控晶振输入端相连接,压控晶振通过反馈电路与锁相环PLL电性连接。从而最终实现有外参考输入信号时自保持锁相晶振对外参考输入进行相位同步,没有外参考输入信号时自保持锁相晶振能基本保持断掉外参考输入的相位。由于锁相环PLL环路滤波器的低通特性,能滤除经外参考输入信号带入的杂散,降低参考杂散对***的干扰,提高整个***抗干扰性和稳定性。
微波频率源模块里子模块较多,电源电压需求多样,一般来说需要+12V、+24V、+6.5V、+5V、-12V、-5V,纹波要求较高。输入电源电压一般为+12V、+5V、-12V、-5V、来源为CPCI机箱开关电源,纹波较大,开关频率对频率源干扰严重。微波器件对电源电压敏感,过高的电压和电流脉冲都有可能损害微波器件,因此一般来说输入电压一般采用+12V和-12V。对于其余电压+6.5V、+5V、-5V输出,传统方案采用线性稳压器LDO。LDO具有较好的纹波特性,缺点是电源利用率低,发热严重。为解决电源利用率低,发热严重,开关频率对频率源干扰问题,本实用新型全部采用开关电源DC-DC对输入电源进行变换,如图6所示,输出电源为+12V、+24V、+6.5V、+5V、-12V、-5V,最大程度的降低模块功耗。
本实用新型中开关电源DC-DC输入端加入电源滤波器以隔离两端开关频率相互干扰。输出加入电源滤波器降低开关频率对输出电压的影响。通过合理布局布线,元器件参考优化等措施,消除CPCI机箱开关电源纹波较大,开关频率对频率源干扰严重的问题,获得多种电压输出,电源纹波小,整体电源利用率高,发热问题得到大大改善。
锁相频率合成器由锁相环PLL和压控振荡器构成,锁相环PLL的输出端与压控振荡器的输入端信号连接。锁相频率合成器采用单环锁相,VCO输出经功分放大后1路输出,另一路作为反馈信号送到锁相环芯片RF输入端口。如果反馈信号频率超过锁相环芯片范围,则加入分频器降低反馈信号频率以满足锁相环芯片要求。
为满足微波变频***2次变频方案本振需求,本微波频率源模块放置2个锁相频率合成器经功分器放大后的子***LO1和LO2,分别接2功分器作1次和2次上下变频本振。在放置2个锁相频率合成器作AD时钟和DA时钟信号,并调
节放大器增益以满足AD和DA芯片所需的功率值。
以上的是实施例描述是对本实用新型的解释,不是对本实用新型的限定,
本实用新型所限定的范围参见权利要求,在不违背本实用新型基本构思的情况下,本实用新型可作其它形式的修改。
Claims (6)
1.一种微波频率源模块,其特征在于,包括:
参考电源模块,用以完成内外参考时钟切换、时钟分配、DC-DC电源转换;
FPGA控制模块,与USBJTAG加载器相连接,用以完成外部控制到内部控制的转换;
与参考电源模块输出端电性连接的锁相频率合成器,用作产生本振信号、AD时钟信号、DA时钟信号;
与锁相频率合成器输出端连接的功分器,用于将本振信号功分放大为2路同频信号输出;
与锁相频率合成器输出端连接的放大器,用于将AD时钟和DA时钟信号放大至芯片所需的功率值;
与参考电源模块输出端电性连接的参考时钟,用于其它设备的同步时钟。
2.根据权利要求1所述的一种微波频率源模块,其特征在于, 所述参考电源模块包括自保持锁相晶振,用以对外参考输入进行相位同步;开关电源DC-DC,用以将-12V、+12V的输入电压转换成-5V、-12V、+5V、+6.5V、+12V、+24V的输出电压。
3.根据权利要求2所述的一种微波频率源模块,其特征在于,所述自保持锁相晶振由参考检测、控制电路、锁相环PLL、调谐控制、压控晶振构成,所述参考检测一路输出与控制电路输入端相连 ,一路输出与锁相环PLL输入端连接;所述控制电路与调谐控制相连接;所述锁相环PLL输出端与调谐控制相连接;所述调谐控制输出端与压控晶振输入端相连接,所述压控晶振通过反馈电路与锁相环PLL电性连接。
4.根据权利要求2所述的一种微波频率源模块,其特征在于,所述开关电源DC-DC在电源输入端和电源输出端均设置有电源滤波器。
5.根据权利要求1所述的一种微波频率源模块,其特征在于,所述锁相频率合成器由锁相环PLL和压控振荡器构成,锁相环PLL的输出端与压控振荡器的输入端信号连接。
6.根据权利要求1所述的一种微波频率源模块,其特征在于,所述锁相频率合成器设置4个,功分器设置为2个,放大器设置2个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620940978.0U CN205945702U (zh) | 2016-08-25 | 2016-08-25 | 一种微波频率源模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620940978.0U CN205945702U (zh) | 2016-08-25 | 2016-08-25 | 一种微波频率源模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205945702U true CN205945702U (zh) | 2017-02-08 |
Family
ID=57952899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620940978.0U Active CN205945702U (zh) | 2016-08-25 | 2016-08-25 | 一种微波频率源模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205945702U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111404544A (zh) * | 2020-03-27 | 2020-07-10 | 南京宽超通信技术有限公司 | 内外参考信号自适应Ku波段低相位噪声频率源 |
CN114124152A (zh) * | 2021-11-18 | 2022-03-01 | 中国航空无线电电子研究所 | 一种宽带快跳细步进频率源 |
CN114637370A (zh) * | 2022-03-25 | 2022-06-17 | 北京中科飞鸿科技股份有限公司 | 内外不同频率参考时钟信号切换电路、装置及方法 |
-
2016
- 2016-08-25 CN CN201620940978.0U patent/CN205945702U/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111404544A (zh) * | 2020-03-27 | 2020-07-10 | 南京宽超通信技术有限公司 | 内外参考信号自适应Ku波段低相位噪声频率源 |
CN114124152A (zh) * | 2021-11-18 | 2022-03-01 | 中国航空无线电电子研究所 | 一种宽带快跳细步进频率源 |
CN114124152B (zh) * | 2021-11-18 | 2023-03-10 | 中国航空无线电电子研究所 | 一种宽带快跳细步进频率源 |
CN114637370A (zh) * | 2022-03-25 | 2022-06-17 | 北京中科飞鸿科技股份有限公司 | 内外不同频率参考时钟信号切换电路、装置及方法 |
CN114637370B (zh) * | 2022-03-25 | 2024-02-20 | 北京中科飞鸿科技股份有限公司 | 内外不同频率参考时钟信号切换电路、装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105187060B (zh) | 一种低相位噪声的锁相环电路及其实现方法 | |
CN205945702U (zh) | 一种微波频率源模块 | |
CN205584178U (zh) | 一种实现频率捷变的宽带微波频率合成器 | |
CN204669344U (zh) | 一种锁相环频率预置电路 | |
KR20150021488A (ko) | 주파수 신호 생성 시스템 및 디스플레이 장치 | |
CN103312319B (zh) | 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路 | |
CN101582695A (zh) | 具有快速锁定功能的锁相环频率综合器 | |
CN103762979B (zh) | 一种应用于lte信道模拟器的宽带频率源 | |
CN109450445A (zh) | 一种可变环路带宽频率合成装置、***及方法 | |
CN116781070B (zh) | 一种高质量频谱的小型化点频源 | |
CN117411478B (zh) | 一种具有防错锁功能的低相噪混频锁相电路 | |
CN102946249A (zh) | 一种频率综合器 | |
CN207184459U (zh) | 一种宽带捷变频频率源 | |
Chen et al. | A 21.8-41.6 GHz fast-locking sub-sampling PLL with dead zone automatic controller achieving 62.7-fs jitter and− 250.3 dB FoM | |
CN102664592B (zh) | 一种小型机载上变频器及其制造工艺 | |
CN106301360B (zh) | 鉴频鉴相器、电荷泵和锁相环电路 | |
CN102355259A (zh) | 具有频率产生电路的集成电路 | |
CN203352563U (zh) | 一种低相位噪声频率合成器 | |
CN202663383U (zh) | 一种s波段相干多频信号源 | |
CN104410409A (zh) | 一种自适应的多时钟产生装置及方法 | |
CN109067395A (zh) | 一种相位同步低相噪锁相频率合成装置 | |
CN203596813U (zh) | 一种低相噪频率合成器 | |
CN109302179B (zh) | 双模式电荷泵电路和模式选择电路及采样逻辑容差电路 | |
CN105356896A (zh) | 一种用于小型化Ka双频发射机的多频切换***及方法 | |
CN206451066U (zh) | 一种高速信号发生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |