CN205899211U - 一种阵列基板、显示面板及显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板、显示面板及显示装置，其中，该阵列基板包括：沿第一方向依次排列的多条扫描线，以及X条视觉测试线和X/2个电容补偿块；多条扫描线分为两部分：第一部分和第二部分；X/2个电容补偿块与第二部分的扫描线对应的X/2条视觉测试线一一对应并电连接，且每个所述电容补偿块与对应的视觉测试线的第一连接点位于与所述视觉测试线电连接的扫描线中在所述第一方向上排列的第一条扫描线与所述视觉测试线的第二连接点之前，电容补偿块用于补偿与电容补偿块电连接的视觉测试线的寄生电容。本实用新型提供的阵列基板、显示面板及显示装置在对其进行视觉测试时不会出现分屏现象。

Description

一种阵列基板、显示面板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

随着显示技术的发展，显示装置(例如：手机或者平板电脑等)已经遍及人们的生活。现有的显示装置中常用的显示面板为液晶显示面板。在液晶显示面板与背光模组组装之前，会对液晶显示面板的性能进行测试，该测试被称为视觉测试(VT测试，Visual Test)。

现有的视觉测试常用的测试方式有上下方式，该方式在将液晶显示面板显示黑色画面时，能够较方便地检测亮点，以较方便地对液晶显示面板的性能进行测试。上下方式的视觉测试是将液晶显示面板分为上下两部分，其中，上半部分中的扫描线和下半部分中的扫描线与不同的视觉测试线电连接，以分别对液晶显示面板的上半部分和下半部分进行视觉测试。

上半部分中位于最下端的扫描线(假设为第一扫描线，并假设与第一扫描线电连接的视觉测试线为第一视觉测试线)承载的寄生电容是与第一视觉测试线电连接的所有的扫描线分别与液晶显示面板中的其它部分(例如：像素电极和公共电极)构成的寄生电容之和；下半部分中位于最上端的扫描线(假设为第二扫描线，并假设与第二扫描线电连接的视觉测试线为第二视觉测试线)承载的寄生电容仅仅是自身与液晶显示面板中的其它部分构成的寄生电容。故：第一扫描线和第二扫描线分别承载的寄生电容不同，因此，第一扫描线传输的信号和第二扫描线传输的信号不同，故：第一扫描线对第一扫描线对应的像素电极(每条扫描线对应的像素电极为一行像素电极)的电容耦合程度和第二扫描线对第二扫描线对应的像素电极的电容耦合程度不同，造成第一扫描线对应的像素电极上的电压和第二扫描线对应的像素电极上的电压不同，因此，会造成第一扫描线对应的像素单元的显示效果和第二扫描线对应的像素单元的显示效果不同，会出现上下分屏的现象。

实用新型内容

本实用新型实施例提供一种阵列基板、显示面板及显示装置，以解决现有技术中在对液晶显示面板进行视觉测试时会出现分屏现象的问题。

为达此目的，本实用新型采用以下技术方案：

第一方面，本实用新型实施例提供了一种阵列基板，包括：沿第一方向依次排列的多条扫描线，以及X条视觉测试线和X/2个电容补偿块，其中，所述X为偶数；

所述多条扫描线沿第一方向分为两部分：第一部分和第二部分，其中，所述第一部分中的扫描线在所述第一方向上排列的最后一条扫描线与所述第二部分中的扫描线在所述第一方向上排列的第一条扫描线相邻；

所述第一部分的扫描线与其中X/2条视觉测试线对应，并分别与其中一条视觉测试线电连接；

所述第二部分的扫描线与剩余的X/2条视觉测试线对应，并分别与其中一条视觉测试线电连接；

所述X/2个电容补偿块与所述第二部分的扫描线对应的X/2条视觉测试线一一对应并电连接，且每个所述电容补偿块与对应的所述视觉测试线的第一连接点位于与所述对应的视觉测试线电连接的扫描线中在所述第一方向上排列的第一条扫描线与所述对应的视觉测试线的第二连接点之前，所述电容补偿块用于补偿与所述电容补偿块电连接的视觉测试线的寄生电容。

第二方面，本实用新型实施例还提供了一种显示面板，包括第一方面提供的阵列基板。

第三方面，本实用新型实施例还提供了一种显示装置，包括第二方面提供的显示面板。

本实用新型实施例提供的阵列基板、显示面板及显示装置，通过设置X/2个电容补偿块，并将X/2个电容补偿块与第二部分的扫描线对应的X/2条视觉测试线一一对应并电连接，并将每个电容补偿块与对应的视觉测试线的第一连接点设置于与对应的视觉测试线电连接的扫描线中在所述第一方向上排列的第一条扫描线与所述对应的视觉测试线的第二连接点之前，利用电容补偿块补偿与电容补偿块电连接的视觉测试线的寄生电容，实现了减少第一部分中的扫描线在第一方向上排列的最后一条扫描线承载的寄生电容和第二部分中的扫描线在第一方向上排列的第一条扫描线承载的寄生电容之间的差值，进而能够减小第一部分中的扫描线在第一方向上排列的最后一条扫描线对其对应的像素电极的电容耦合值和第二部分中的扫描线在第一方向上排列的第一条扫描线对其对应的像素电极的电容耦合值之间的差值，进而能够减小第一部分中的扫描线在第一方向上排列的最后一条扫描线对应的像素单元的显示效果和第二部分中的扫描线在第一方向上排列的第一条扫描线对应的像素单元的显示效果之间的差异，进而能够解决在对包括该阵列基板的显示面板进行视觉测试时出现上下分屏的问题，从而不会出现上下分屏的现象。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：

图1是本实用新型实施例提供的阵列基板的俯视示意图。

图2是图1提供的阵列基板的等效电路图的示意图。

图3是图1提供的阵列基板沿A-A线的截面的一种实现方式的结构的剖视示意图。

图4是图1提供的阵列基板沿A-A线的截面的另一种实现方式的结构的剖视示意图。

图5是图1提供的阵列基板沿A-A线的截面的另一种实现方式的结构的剖视示意图。

图6是图1提供的阵列基板沿A-A线的截面的另一种实现方式的结构的剖视示意图。

图7是图1提供的阵列基板中的扫描线与视觉测试线的连接关系的一种实现方式的结构的俯视示意图。

图8是图1提供的阵列基板中的扫描线与视觉测试线的连接关系的另一种实现方式的结构的俯视示意图。

图9是图1提供的阵列基板中的扫描线与视觉测试线的连接关系的另一种实现方式的结构的俯视示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部内容。

本实用新型实施例提供了一种阵列基板。

图1是本实用新型实施例提供的阵列基板的俯视示意图。如图1所示，本实用新型实施例提供的阵列基板包括：沿第一方向101依次排列的多条扫描线102，以及X条视觉测试线103和X/2个电容补偿块104。

其中，X为偶数；多条扫描线102分为两部分：第一部分105和第二部分106，其中，第一部分105中的扫描线102在第一方向101上排列的最后一条扫描线107与第二部分106中的扫描线102在第一方向101上排列的第一条扫描线108相邻；第一部分105的扫描线102与其中X/2条视觉测试线103对应，并分别与其中一条视觉测试线103电连接；第二部分106的扫描线102与剩余的X/2条视觉测试线103对应，并分别与其中一条视觉测试线103电连接；X/2个电容补偿块104与第二部分106的扫描线102对应的X/2条视觉测试线103一一对应并电连接，且每个电容补偿块104与对应的视觉测试线103的第一连接点201位于与视觉测试线103电连接的扫描线102中在第一方向101上排列的第一条扫描线102与视觉连接线103的第二连接点202之前，电容补偿块104用于补偿与电容补偿块104电连接的视觉测试线103的寄生电容。

图2是图1提供的阵列基板的等效电路图的示意图。结合图1和图2可知：本实用新型实施例提供的阵列基板，通过设置X/2个电容补偿块104，并将X/2个电容补偿块104与第二部分106的扫描线102对应的X/2条视觉测试线103一一对应并电连接，并将每个电容补偿块104与对应的视觉测试线103的连接点201设置于与视觉测试线103电连接的扫描线102中在第一方向101上排列的第一条扫描线102与视觉连接线103的第二连接点202之前，利用电容补偿块104补偿与电容补偿块104电连接的视觉测试线103的寄生电容(利用电容补偿块104构成寄生电容202，对与电容补偿块104电连接的视觉测试线103的寄生电容进行补偿)，实现了减少第一部分105中的扫描线102在第一方向101上排列的最后一条扫描线107承载的寄生电容202和第二部分106中的扫描线102在第一方向101上排列的第一条扫描线108承载的寄生电容202之间的差值，进而能够减小第一部分105中的扫描线102在第一方向101上排列的最后一条扫描线107对其对应的像素电极的电容耦合值和第二部分106中的扫描线102在第一方向101上排列的第一条扫描线108对其对应的像素电极的电容耦合值之间的差值，进而能够减小第一部分105中的扫描线102在第一方向101上排列的最后一条扫描线107对应的像素单元的显示效果和第二部分106中的扫描线102在第一方向101上排列的第一条扫描线108对应的像素单元的显示效果之间的差异，进而能够解决在对包括该阵列基板的显示面板进行视觉测试时出现上下分屏的问题，从而不会出现上下分屏的现象。

如图1所示，本实用新型实施例提供的阵列基板还包括：公共电压信号线109。其中，公共电压信号线109可以位于阵列基板的非显示区域110(非显示区域110为阵列基板中除显示区域111之外剩余的区域)，且可以围绕阵列基板的显示区域111一周设置，公共电压信号线109用于与阵列基板中的公共电极电连接，以为公共电极提供公共电压信号。

需要说明的是：公共电压信号线109的位置以及公共电极在下面有描述，具体可参见下述实施例。

如图1所示，电容补偿块104在阵列基板上的投影区域和公共电压信号线109在阵列基板上的投影区域存在交叠区域。

通过将电容补偿块104设置为其在阵列基板上的投影区域和公共电压信号线109在阵列基板上的投影区域存在交叠区域，实现了电容补偿块104和公共电压信号线109之间形成寄生电容，能够利用该寄生电容来补偿与电容补偿块104电连接的视觉测试线103的寄生电容。

此外，通过将公共电压信号线109设置在非显示区域110，能够实现电容补偿块104也设置在非显示区域110，从而不会因为电容补偿块104的引入而影响阵列基板的显示效果。需要说明的是：虽然电容补偿块104会与阵列基板中的其它部分形成寄生电容，但是该寄生电容不会影响阵列基板的显示效果。

如图1所示，本实用新型实施例提供的阵列基板还包括：多条数据线112、多个像素电极113和公共电极114。其中，数据线112和扫描线102绝缘交叉限定出多个像素单元115；每个像素单元115之间设置有一个像素电极113和一个晶体管116；晶体管116的栅极与对应的扫描线102电连接，晶体管116的源极(或者漏极)与对应的数据线112电连接，晶体管116的漏极(或者源极)与对应的像素电极113电连接(两者通过过孔连接方式电连接，具体可参见下述实施例中的图3-图6)；公共电极114与公共电压信号线109电连接。公共电压信号线109输入的信号传输至公共电极114中；当扫描线102输入的信号控制晶体管116导通时，数据线112输入的信号通过晶体管116传输至像素电极113中，此时，公共电极114和像素电极113之间形成电场，能够驱动包括该阵列基板的显示面板中的液晶翻转，从而实现显示。

一般来说，扫描线102和晶体管116的栅极同层设置；数据线112和晶体管116的源极同层设置；晶体管116的源极和漏极同层设置，且位于晶体管116的栅极所在膜层的上方；像素电极113和公共电极114均位于晶体管116的源极所在膜层的上方，其中，公共电极114可以位于像素电极113所在膜层的上方，也可以位于像素电极113所在膜层的下方；公共电极114的尺寸大于像素电极113的尺寸；公共电极114可以为多个公共电极块(此时，阵列基板中可以将公共电极块复用为触控电极块，实现触控功能)，也可以为覆盖阵列基板的显示区域111的整片结构(此时，阵列基板仅能够实现显示功能)。

下面对视觉测试线103的位置进行描述。视觉测试线103可以与扫描线102同层设置，也可以与数据线112同层设置。此种设置方式，不仅能够实现视觉测试线103和扫描线102或者数据线112在同一工艺中形成，从而节省阵列基板的制作工艺，还能够减小阵列基板的厚度。

下面对公共电压信号线109的位置进行描述。公共电压信号线109可以与扫描线102同层设置，也可以与数据线112同层设置。此种设置方式，不仅能够实现公共电压信号线109和扫描线102或者数据线112在同一工艺中形成，从而节省阵列基板的制作工艺，还能够减小阵列基板的厚度。由于公共电压信号线109和电容补偿块104之间要形成寄生电容，因此，公共电压信号线109和电容补偿块104不同层。

下面对电容补偿块104的位置进行描述。电容补偿块104可以与公共电极114同层设置，也可以与像素电极113同层设置，也可以与扫描线102同层设置，还可以与数据线112同层设置。通过将电容补偿块104和阵列基板中原有的结构同层设置，不会由于电容补偿块104的引入而增加阵列基板的厚度。下面依据电容补偿块104的位置对本发明实施例提供的阵列基板的具体实现方式进行描述。

首先，对电容补偿块104与公共电极114或者像素电极113同层设置时的实现方式进行描述。

此时，电容补偿块104的材料可以为氧化铟锡，此种设置方式，能够实现电容补偿块104和与电容补偿块104同层设置的公共电极114或者像素电极113(公共电极114和像素电极113的材料也均为氧化铟锡)在同一工艺中形成，能够简化阵列基板的制作工艺。

图3是图1提供的阵列基板沿A-A线的截面的一种实现方式的结构的剖视示意图。图3示出的实现方式中，电容补偿块104与像素电极113同层设置。如图3所示，本实用新型实施例提供的阵列基板还包括：第一过孔117和第一导电引线118。

其中，第一过孔117中填充有第一导电物质；第一过孔117的一端延伸至对应的视觉测试线103之上，第一过孔117的另一端延伸至对应的电容补偿块104所在的膜层；第一导电引线118的一端与对应的第一过孔117的另一端电连接，第一导电引线118的另一端与对应的电容补偿块104电连接。实现了每个电容补偿块104通过对应的第一过孔117和第一导电引线118(即：过孔连接方式)与对应的视觉测试线103电连接。

第一导电物质和第一导电引线118的材料可以均为氧化铟锡。此种设置方式，能够实现在制作像素电极113的同时，能够将氧化铟锡填充入第一过孔117中，并能够同时形成第一导电引线118，能够简化阵列基板的制作工艺。

下面对图3中的其它结构进行说明。如图3所示，本实用新型实施例提供的阵列基板还包括：基板119；晶体管116的栅极120位于基板119之上；晶体管116的源极121和晶体管116的漏极122位于同一膜层，且位于栅极120所在膜层的上方；像素电极113位于源极121所在膜层的上方；公共电极114位于像素电极113所在膜层的上方；视觉测试线103与栅极120位于同一膜层(由于栅极120与扫描线102位于同一膜层，因此，视觉测试线103与扫描线102位于同一膜层)；公共电压信号线与源极121位于同一膜层(由于源极121和数据线112位于同一膜层，因此，视觉测试线103与数据线112位于同一膜层)。

图3仅示出了各个结构的膜层关系的一种实现方式，各个结构的膜层关系的其它实现方式可参见上述实施例，在此不再赘述。

图4是图1提供的阵列基板沿A-A线的截面的另一种实现方式的结构的剖视示意图。如图3示出的阵列基板不同的是：图4示出的阵列基板中的电容补偿块104与公共电极114同层设置。在图4中未详细描述的内容可参见对图3的描述，在此不再赘述。

再次，对电容补偿块104与扫描线102或者数据线112同层设置时的实现方式进行描述。

此时，电容补偿块104的材料可以为金属，此种设置方式，能够实现电容补偿块104和与电容补偿块104同层设置的扫描线102或者数据线112(扫描线102或者数据线112的材料也均为金属)在同一工艺中形成，能够简化阵列基板的制作工艺。

图5是图1提供的阵列基板沿A-A线的截面的另一种实现方式的结构的剖视示意图。图5示出的实现方式中，电容补偿块104与扫描线102同层设置(电容补偿块104与栅极120同层设置，栅极120又与扫描线102同层设置，因此，电容补偿块104与扫描线102同层设置)。如图5所示，本实用新型实施例提供的阵列基板还包括：第二过孔123、第三过孔124和第二导电引线125。

其中，第二过孔123中填充有第二导电物质，第三过孔124中填充有第三导电物质；第二过孔123的一端延伸至对应的视觉测试线103之上，第三过孔124的一端延伸至对应的电容补偿块104之上，第二过孔123的另一端和第三过孔124的另一端同层设置；第二导电引线125的一端与对应的第二过孔123的另一端电连接，第二导电引线125的另一端与对应的第三过孔124的另一端电连接。实现了每个电容补偿块104通过对应的第二过孔123、第三过孔124和第二导电引线125(即：过孔连接方式)与对应的视觉测试线103电连接。

可以理解的是：由于电容补偿块104和公共电压信号线109不同层设置，因此，在图5示出的实现方式中，公共电压信号线109与数据线112同层设置(由于数据线112和源极121同层设置，因此，公共电压信号线109和源极121同层设置)。

第二过孔123的另一端可以延伸至像素电极113所在的膜层。第二导电物质、第三导电物质和第二导电引线125的材料可以均为氧化铟锡。此种设置方式，能够实现在制作像素电极113的同时，能够将氧化铟锡填充入第二过孔123和第三过孔124中，并能够同时形成第二导电引线125，能够简化阵列基板的制作工艺。

需要说明的是：基于图5示出的实现方式，第二过孔123的另一端还可以延伸至公共电极114所在的膜层。在图5中未详细描述的内容，可参见上述对图3和图4进行描述的部分。

图6是图1提供的阵列基板沿A-A线的截面的另一种实现方式的结构的剖视示意图。如图5示出的阵列基板不同的是：图6出的阵列基板中的电容补偿块104与数据线112同层设置(电容补偿块104与源极121同层设置，源极121又与数据线112同层设置，因此，电容补偿块104与数据线112同层设置)；第二过孔123的另一端延伸至公共电极114所在的膜层。

可以理解的是：由于电容补偿块104和公共电压信号线109不同层设置，因此，在图6示出的实现方式中，公共电压信号线109与扫描线102同层设置(由于扫描线102和栅极120同层设置，因此，公共电压信号线109和栅极120同层设置)。

需要说明的是：基于图6示出的实现方式，第二过孔123的另一端还可以延伸至像素电极113所在的膜层。在图6中未详细描述的内容可参见对图5的描述，在此不再赘述。

第一部分105和第二部分106将阵列基板分为上下两部分，其中，第一部分105中的扫描线102的数量和第二部分105中的扫描线102的数量可以相等；第一部分105和第二部分106可以分别为上部分和下部分，也可以分别为下部分和上部分。其中，第一部分105和第二部分106中的扫描线102与不同的视觉测试线103电连接。

下面对扫描线102与视觉测试线103的连接关系进行举例说明。

图7是图1提供的阵列基板中的扫描线与视觉测试线的连接关系的一种实现方式的结构的俯视示意图。如图7所示，多条扫描线102沿第一方向101排列，沿第二方向126延伸；视觉测试线沿第一方向101延伸，沿第二方向126排列，其中，第一方向101和第二方向126垂直。A-A线将阵列基板分为第一部分105和第二部分106。视觉测试线103的数量为2，即：X为2。其中，第一部分105中所有的扫描线102均与其中任意一条视觉测试线103电连接；第二部分106中所有的扫描线102均与另外一条视觉测试线103电连接。

图8是图1提供的阵列基板中的扫描线与视觉测试线的连接关系的另一种实现方式的结构的俯视示意图。如图8所示，与图7示出的实现方式不同的是：图8示出的阵列基板中的视觉测试线103的数量为4，即：X为4。其中，第一部分105中位于奇数位置(即：第2Y+1条扫描线102，其中，Y为大于或等于0的整数)的扫描线102与其中任意一条视觉测试线103电连接；第一部分105中位于偶数位置(即：第2Y+2条扫描线101)的扫描线102与剩余的三条视觉测试线103中的任意一条视觉测试线103电连接；第二部分106中位于奇数位置的扫描线102与剩余的两条视觉测试线103中的任意一条视觉测试线103电连接；第二部分106中位于偶数位置的扫描线102与剩余的视觉测试线103电连接。

图9是图1提供的阵列基板中的扫描线与视觉测试线的连接关系的另一种实现方式的结构的俯视示意图。如图9所示，与图7示出的实现方式不同的是：图9示出的阵列基板中的视觉测试线103的数量为8，即：X为8。其中，第一部分105中的第2Y+1条(例如：第1条、第5条、第9条)扫描线102与其中任意一条视觉测试线103电连接；第一部分105中的第2Y+2条(例如：第2条、第6条、第10条)扫描线102与剩余的7条视觉测试线103中的任意一条视觉测试线103电连接；第一部分105中的第2Y+3条(例如：第3条、第7条、第11条)扫描线102与剩余的6条视觉测试线103中的任意一条视觉测试线103电连接；第一部分105中的第2Y+4条(例如：第4条、第8条、第12条)扫描线102与剩余的5条视觉测试线103中的任意一条视觉测试线103电连接；第二部分106中的第2Y+1条扫描线102与剩余的4条视觉测试线103中的任意一条视觉测试线103电连接；第二部分106中的第2Y+2条扫描线101与剩余的3条视觉测试线103中的任意一条视觉测试线103电连接；第二部分106中的第2Y+3条扫描线102与剩余的2条视觉测试线103中的任意一条视觉测试线103电连接；第二部分106中的第2Y+4条扫描线102与剩余的视觉测试线103电连接。

对于图7示出的实现方式，电容补偿块104的个数为1，1个电容补偿块104和与第二部分106中所有的扫描线102电连接的视觉测试线103电连接。对于图8示出的实现方式，电容补偿块104的个数为2，两个电容补偿块104分别和与第二部分106中位于奇数位置的扫描线102电连接的视觉测试线103、与第二部分106中位于偶数位置的扫描线102电连接的视觉测试线103电连接。对于图9示出的实现方式，电容补偿块104的个数为4，其中，四个电容补偿块104分别和与第二部分106中的第2Y+1条扫描线102电连接的视觉测试线103、与第二部分106中的第2Y+2条扫描线102电连接的视觉测试线103、与第二部分106中的第2Y+3条扫描线102电连接的视觉测试线103、与第二部分106中的第2Y+4条扫描线102电连接的视觉测试线103电连接。

需要说明的是：与同一条视觉测试线103电连接的扫描线102有多条，为了防止与上述视觉测试线103电连接的扫描线102与其它的视觉测试线103产生电连接，上述视觉测试线103可以通过过孔连接方式与对应的扫描线102实现电连接。本领域技术人员可以根据上面描述中的过孔连接方式得到视觉测试线103通过过孔连接方式与对应的扫描线102实现电连接的具体实现结构，在此不再赘述。

电容补偿块104和公共电压信号线109之间形成的寄生电容的大小只要大于0，就能够实现本实用新型上述实施例所描述的有益效果。下面对能够完全补偿与电容补偿块104电连接的视觉测试线103的寄生电容时的电容补偿块104和公共电压信号线109之间形成的寄生电容的大小进行说明。

电容补偿块104和公共电压信号线109之间形成的寄生电容的大小为：M*(Cfanout+Z*N*Cgpixel)]/X。此种设置方式，能够使得该寄生电容和第一部分105中的扫描线102在第一方向101上排列的最后一条扫描线107承载的寄生电容和第二部分106中的扫描线102在第一方向101上排列的第一条扫描线108承载的寄生电容之间的差值相等，能够较好地补偿与电容补偿块104电连接的视觉测试线103的寄生电容。

其中，M为像素单元115的行数；N为像素单元115的列数；Z为每个像素单元115包含的像素子单元的个数；C_fanout为任意一条扫描线102位于阵列基板的非显示区域110的部分所携带的寄生电容；C_gpixel为任意一条扫描线102位于一个像素子单元中的部分所携带的寄生电容。

C_gpixel包括：C_gs、C_gd、C_gc、C_pg、C_pg’。

其中，C_gs为扫描线102与像素子单元中的晶体管116的源极121之间构成的寄生电容；C_gd为扫描线102与像素子单元中的晶体管116的漏极122之间构成的寄生电容；C_gc为扫描线102与阵列基板中的公共电极114之间构成的寄生电容；C_pg为扫描线102与和像素子单元对应的像素电极113(如图1所示，每条扫描线102与一行像素单元单元115中的晶体管116的栅极120电连接，因此，与每条扫描线102对应的像素电极113是一行像素单元单元115中的像素电极113)之间构成的寄生电容；C_pg’为扫描线102与和像素子单元相邻并不对应的像素电极113(该像素电极113为与扫描线102相邻但并不电连接的一行像素单元单元115中的像素电极113)之间构成的寄生电容。

Z可以为3，也可以为4。当Z为3时，3个像素子单元可以为红色子像素、绿色子像素和蓝色子像素；当Z为4时，4个像素子单元可以为红色子像素、绿色子像素、蓝色子像素和补偿子像素，其中，补偿子像素可以为白色子像素。

可以理解的是：电容补偿块104的尺寸可以根据所要形成的寄生电容的大小以及公共电压信号线109的尺寸进行设计。

需要说明的是：上述实施例描述的仅仅是FFS型阵列基板的结构，本发明实施例提供的技术方案对于IPS型和VA型阵列基板均适用。本领域技术人员基于上述实施例所提供的内容，能够得到IPS型和VA型阵列基板的结构，在此不再赘述。

本实用新型实施例还提供了一种显示面板，该显示面板包括上述实施例提供的阵列基板。本实用新型实施例提供的显示面板具有上述实施例提供的阵列基板所能达到的有益效果，具体可参见上述实施例，在此不再赘述。

本实用新型实施例还提供了一种显示装置，该显示装置包括上述实施例提供的显示面板。本实用新型实施例提供的显示装置具有上述实施例提供的显示面板所能达到的有益效果，具体可参见上述实施例，在此不再赘述。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (21)

1.一种阵列基板，其特征在于，包括：沿第一方向依次排列的多条扫描线，以及X条视觉测试线和X/2个电容补偿块，其中，所述X为偶数；

所述多条扫描线沿第一方向分为两部分：第一部分和第二部分，其中，所述第一部分中的扫描线在所述第一方向上排列的最后一条扫描线与所述第二部分中的扫描线在所述第一方向上排列的第一条扫描线相邻；

所述第一部分的扫描线与其中X/2条视觉测试线对应，并分别与其中一条视觉测试线电连接；

所述第二部分的扫描线与剩余的X/2条视觉测试线对应，并分别与其中一条视觉测试线电连接；

所述X/2个电容补偿块与所述第二部分的扫描线对应的X/2条视觉测试线一一对应并电连接，且每个所述电容补偿块与对应的视觉测试线的第一连接点位于与所述对应的视觉测试线电连接的扫描线中在所述第一方向上排列的第一条扫描线与所述对应的视觉测试线的第二连接点之前，所述电容补偿块用于补偿与所述电容补偿块电连接的视觉测试线的寄生电容。

2.根据权利要求1所述的阵列基板，其特征在于，还包括：公共电压信号线；

所述电容补偿块在所述阵列基板上的投影区域和所述公共电压信号线在所述阵列基板上的投影区域存在交叠区域。

3.根据权利要求2所述的阵列基板，其特征在于，还包括：多条数据线、像素电极和公共电极；

所述电容补偿块与所述公共电极同层设置，或者所述电容补偿块与所述像素电极同层设置，或者所述电容补偿块与所述扫描线同层设置，或者所述电容补偿块与所述数据线同层设置；

所述公共电压信号线与所述扫描线或者所述数据线同层设置；

且所述公共电压信号线与所述电容补偿块不同层。

4.根据权利要求3所述的阵列基板，其特征在于，所述电容补偿块与所述公共电极或者所述像素电极同层设置；

所述电容补偿块的材料为氧化铟锡。

5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括：第一过孔和第一导电引线；

所述第一过孔中填充有第一导电物质；

所述第一过孔的一端延伸至对应的视觉测试线之上，所述第一过孔的另一端延伸至对应的电容补偿块所在的膜层；

所述第一导电引线的一端与对应的第一过孔的另一端电连接，所述第一导电引线的另一端与对应的电容补偿块电连接；

每个所述电容补偿块通过对应的第一过孔和第一导电引线与对应的视觉测试线电连接。

6.根据权利要求5所述的阵列基板，其特征在于，所述第一导电物质和所述第一导电引线的材料均为氧化铟锡。

7.根据权利要求3所述的阵列基板，其特征在于，所述电容补偿块与所述扫描线或者所述数据线同层设置；

所述电容补偿块的材料为金属。

8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括：第二过孔、第三过孔和第二导电引线；

所述第二过孔中填充有第二导电物质，所述第三过孔中填充有第三导电物质；

所述第二过孔的一端延伸至对应的视觉测试线之上，所述第三过孔的一端延伸至对应的电容补偿块之上，所述第二过孔的另一端和所述第三过孔的另一端同层设置；

所述第二导电引线的一端与对应的第二过孔的另一端电连接，所述第二导电引线的另一端与对应的第三过孔的另一端电连接；

每个所述电容补偿块通过对应的第二过孔、第三过孔和第二导电引线与对应的视觉测试线电连接。

9.根据权利要求8所述的阵列基板，其特征在于，所述第二过孔的另一端延伸至所述公共电极所在的膜层或者所述像素电极所在的膜层。

10.根据权利要求9所述的阵列基板，其特征在于，所述第二导电物质、所述第三导电物质和所述第二导电引线的材料均为氧化铟锡。

11.根据权利要求3所述的阵列基板，其特征在于，所述视觉测试线与所述扫描线或者所述数据线同层设置。

12.根据权利要求2所述的阵列基板，其特征在于，所述第一部分中的扫描线的数量和所述第二部分中的扫描线的数量相等。

13.根据权利要求12所述的阵列基板，其特征在于，所述X为2、4或者8。

14.根据权利要求13所述的阵列基板，其特征在于，当X为2时，所述第一部分的扫描线与同一条视觉测试线电连接，所述第二部分的扫描线与同一条视觉测试线电连接；

当X为4时，所述第一部分和所述第二部分的第2Y+1条扫描线分别与同一条视觉测试线电连接，所述第一部分和所述第二部分的第2Y+2条扫描线分别与同一条视觉测试线电连接；

当X为8时，所述第一部分和所述第二部分的第2Y+1条扫描线分别与同一条视觉测试线电连接，所述第一部分和所述第二部分的第2Y+2条扫描线分别与同一条视觉测试线电连接，所述第一部分和所述第二部分的第2Y+3条扫描线分别与同一条视觉测试线电连接，所述第一部分和所述第二部分的第2Y+4条扫描线分别与同一条视觉测试线电连接；

其中，所述Y为大于或等于0的整数。

15.根据权利要求14所述的阵列基板，其特征在于，所述电容补偿块与所述公共电压信号线构成寄生电容；

所述寄生电容的大小为：M*(C_fanout+Z*N*C_gpixel)]/X；

其中，所述M为像素单元的行数；所述N为所述像素单元的列数；所述Z为每个所述像素单元包含的像素子单元的个数；所述C_fanout为任意一条所述扫描线位于所述阵列基板的非显示区域的部分所携带的寄生电容；所述C_gpixel为任意一条所述扫描线位于一个所述像素子单元中的部分所携带的寄生电容。

16.根据权利要求15所述的阵列基板，其特征在于，所述C_gpixel包括：C_gs、C_gd、C_gc、C_pg、C_pg’；

其中，所述C_gs为所述扫描线与所述像素子单元中的晶体管的源极之间构成的寄生电容；所述C_gd为所述扫描线与所述像素子单元中的晶体管的漏极之间构成的寄生电容；所述C_gc为所述扫描线与所述阵列基板中的公共电极之间构成的寄生电容；所述C_pg为所述扫描线与和所述像素子单元对应的像素电极之间构成的寄生电容；所述C_pg’为所述扫描线与和所述像素子单元相邻并不对应的像素电极之间构成的寄生电容。

17.根据权利要求15所述的阵列基板，其特征在于，所述Z为3或4。

18.根据权利要求1所述的阵列基板，其特征在于，所述视觉测试线沿所 述第一方向延伸，且沿第二方向排列；

所述扫描线沿第二方向延伸；

其中，所述第二方向与所述第一方向垂直。

19.根据权利要求2所述的阵列基板，其特征在于，所述公共电压信号线位于所述阵列基板的非显示区域，且所述公共电压信号线围绕所述阵列基板的显示区域的一周设置。

20.一种显示面板，其特征在于，包括权利要求1-19任一所述的阵列基板。

21.一种显示装置，其特征在于，包括权利要求20所述的显示面板。