CN205721785U - 一种多路信号多通道输出装置 - Google Patents
一种多路信号多通道输出装置 Download PDFInfo
- Publication number
- CN205721785U CN205721785U CN201620367644.9U CN201620367644U CN205721785U CN 205721785 U CN205721785 U CN 205721785U CN 201620367644 U CN201620367644 U CN 201620367644U CN 205721785 U CN205721785 U CN 205721785U
- Authority
- CN
- China
- Prior art keywords
- input
- module
- channel
- output
- output channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型属于信号输入输出领域，特别涉及一种多路信号多通道输出装置。本装置包括微处理器单元和FPGA逻辑单元，微处理器单元用于接收并解析通道配置指令，并将解析后的数据存入内部的缓存区中，所述微处理器单元的输出端连接FPGA逻辑单元的输入端；FPGA逻辑单元用于接收来自微处理器单元的解析后的数据，所述FPGA逻辑单元的输入端连接所有的输入信号，FPGA逻辑单元的输出端连接输出通道。因此本实用新型能够改变通道配置指令来灵活的改变每一路输出通道对应的输入信号；通过改变输出通道模块的个数来改变输出通道和输入信号的路数，而且本实用新型还具备结构简单、成本低廉、稳定可靠、便于推广使用的优点。
Description
技术领域
本实用新型属于信号输入输出领域，特别涉及一种多路信号多通道输出装置。
背景技术
目前多路信号输入输出装置被广泛的应用于各种输入输出通道测试领域中，信号输入输出装置在进行测试时，输出通道对应的输入信号的种类需要尽可能的多变，才能使测试结果变的相对完善。
现有技术中的多路信号多通道输出装置大都采用硬件电路搭建或FPGA逻辑单元，输入信号的路数和输出通道的路数均不可灵活更改，且输出通道对应的输入信号种类不可灵活地变更，而且电路设计复杂、成本较高。
因此亟需提出一种可以改变输入信号的路数和输出通道的路数，且输出通道对应的输入信号种类可以灵活地改变的多路信号多通道输出装置。
实用新型内容
本实用新型为了克服上述现有技术的不足，提供了一种多路信号多通道输出装置，本装置不仅可以改变输入信号和输出通道的路数，还可以灵活地改变输出通道对应的输入信号种类，而且具备结构简单、成本低廉的特点。
为实现上述目的，本实用新型采用了以下技术措施：
一种多路信号多通道输出装置，本装置包括有用于接收并解析来自通道配置单元本实用新型的通道配置指令的微处理器单元本实用新型，所述微处理器单元本实用新型的输出端连接FPGA逻辑单元本实用新型的输入端；所述FPGA逻辑单元本实用新型的输入端连接所有的输入信号，FPGA逻辑单元本实用新型的输出端连接输出通道；
所述微处理器单元本实用新型、FPGA逻辑单元本实用新型的时钟输入端均连接时钟信号。
本实用新型还可以通过以下技术措施进一步实现。
优选的，所述FPGA逻辑单元本实用新型包括数据接收模块本实用新型和信号选择模块本实用新型，所述数据接收模块本实用新型的输入端连接微处理器单元本实用新型的输出端，数据接收模块本实用新型的数据输出端连接信号选择模块本实用新型的数据输入端，所述数据接收模块本实用新型的时钟输入端连接时钟信号；所述信号选择模块本实用新型的输入端连接所有的输入信号，信号选择模块本实用新型的输出端连接输出通道。
优选的，所述信号选择模块包括彼此独立且相同的输出通道模块，每个所述输出通道模块的输入端均连接所有的输入信号，每个输出通道模块的数据输入端均连接数据接收模块的数据输出端，每个输出通道模块的输出端均连接一路输出通道。
进一步的，所述通道配置指令的位数由输入信号与输出通道的路数来决定。
进一步的，所述数据接收模块的输入端通过总线连接微处理器单元的输出端。
进一步的，所述微处理器单元本实用新型、FPGA逻辑单元本实用新型集成在同一双核芯片内，双核芯片的型号为美国Microsemi公司生产的SmartFusion2芯片。
本实用新型的有益效果在于：
1)、本实用新型将微处理器单元和FPGA逻辑单元相结合使用，利用微处理器单元来接收并解析来自通道配置单元的通道配置指令，并将解析后的数据传输至各个输出通道模块的数据输入端，通过改变通道配置指令来灵活的改变每一路输出通道对应的输入信号；通过改变输出通道模块的个数来改变输出通道和输入信号的路数，而且本实用新型还具备结构简单、成本低廉、稳定可靠、便于推广使用的优点。
值得特别指出的是：本实用新型只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台，而不涉及其中的软件部分。
2)、所述微处理器单元、FPGA逻辑单元集成在同一双核芯片内，所述双核芯片的型号为美国Microsemi公司生产的SmartFusion2芯片，提高了本实用新型的运行效率和处理速度，增强了程序可移植性，便于二次开发。
附图说明
图1为本实用新型的结构示意图；
图2为本实用新型的RTL示意图；
图3为本实用新型的信号选择模块的RTL视图。
图中标记符号的含义如下：
10—微处理器单元 20—FPGA逻辑单元
21—数据接收模块 22—信号选择模块
30—通道配置单元
221～228—第一输出通道模块～第八输出通道模块
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1所示，一种多路信号多通道输出装置接收来自通道配置单元30的通道配置指令，通过改变通道配置指令，实现了本装置输出端连接的每一路输出通道灵活的与输入信号相对应。
如图2所示，本装置包括微处理器单元10和FPGA逻辑单元20，所述微处理器单元10用于接收并解析来自通道配置单元30的通道配置指令，并将解析后的数据存入内部的缓存区中，所述微处理器单元10的输出端连接FPGA逻辑单元20的输入端；所述FPGA逻辑单元20用于接收来自微处理器单元10的解析后的数据，所述FPGA逻辑单元20的输入端连接所有的输入信号，FPGA逻辑单元20的输出端连接输出通道；所述微处理器单元10、FPGA逻辑单元20的时钟输入端均连接时钟信号。
所述FPGA逻辑单元20包括数据接收模块21和信号选择模块22，所述数据接收模块21的输入端连接微处理器单元10的输出端，数据接收模块21的数据输出端连接信号选择模块22的数据输入端，所述数据接收模块21的时钟输入端连接时钟信号；所述信号选择模块22的输入端连接所有的输入信号，信号选择模块22的输出端连接输出通道。
如图3所示，所述信号选择模块22包括8个彼此独立且相同的输出通道模块，分别为第一输出通道模块221、第二输出通道模块222、第三输出通道模块223、第四输出通道模块224、第五输出通道模块225、第六输出通道模块226、第七输出通道模块227、第八输出通道模块228，每个所述输出通道模块的输入端均连接所有的输入信号，每个输出通道模块的数据输入端均连接数据接收模块21的数据输出端，每个输出通道模块的输出端均连接一路输出通道。
所述通道配置指令由32位二进制数据组成。
所述微处理器单元10、FPGA逻辑单元20集成在同一双核芯片内，所述双核芯片的型号为美国Microsemi公司生产的SmartFusion2芯片。
本实用新型在使用时，可以与现有技术中的软件配合来进行使用。下面结合现有技术中的软件对本实用新型的工作原理进行描述，但是必须指出的是：与本实用新型相配合的软件不是本实用新型的创新部分，也不是本实用新型的组成部分。
如图1～3所示，一种多路信号多通道输出装置的输出方法，其特征在于包括以下步骤：
S1、所述微处理器单元10接收到来自通道配置单元30的通道配置指令后分析通道配置指令，若所述通道配置指令由00000000000000000000000101000100的32位二进制数据组成，二进制数据的第0位到第2位的100为第1组，表示的为输出通道Output0，对应的输入信号为Signal4，二进制数据的第3位到第5位的000为第2组，表示的为输出通道Output1，对应输入信号为Signal0，…，第21位到第23位的000为第8组，表示的为输出通道Output7，对应输入信号为Signal0，微处理器单元10将解析后的数据存入内部的缓存区中；
S2、所述微处理器单元10再将解析后的数据由其内部的缓存区通过总线传送至数据接收模块21；
S3、所述数据接收模块21的数据输出端将解析后的数据传输至各个输出通道模块的数据输入端，每个所述输出通道模块的输入端均连接所有的输入信号，即为Input0～Input5；每个所述输出通道模块的输出端均连接一路输出通道，如第一输出通道模块221的输出端连接Output0；第一输出通道模块221的输出端连接Output0；第二输出通道模块222的输出端连接Output1；
S4、所述输出通道模块根据解析后的数据可以将相应的输入信号送入输出通道中。如第一输出通道模块221的输入端连接所有的输入信号为Input0～Input5，根据解析后的数据中对应所述第一输出通道模块221输出通道的二进制数据为100，将相应的输入信号Input4即Signal4送到输出通道Output0中；根据解析后的数据中对应所述第二输出通道模块222输出通道的二进制数据为000，将相应的输入信号Input0即Signal0送到输出通道Output1中。
相应的，对于剩余的输出通道模块，根据解析后的数据中各个输出通道模块的二进制数据均为000，将相应的输入信号Input0即Signal0送入相应的输出通道Outputi，所述Outputi非Output2和Output0。
通过改变通道配置指令来灵活的改变每一路输出通道对应的输入信号；通过改变输出通道模块的个数来改变输出通道和输入信号的路数。而且本实用新型还具备结构简单、成本低廉、稳定可靠、便于推广使用的优点，本实用新型被广泛的应用于各种输入输出通道测试领域中。
Claims (6)
1.一种多路信号多通道输出装置，其特征在于：本装置包括有用于接收并解析来自通道配置单元(30)的通道配置指令的微处理器单元(10)，所述微处理器单元(10)的输出端连接FPGA逻辑单元(20)的输入端；所述FPGA逻辑单元(20)的输入端连接所有的输入信号，FPGA逻辑单元(20)的输出端连接输出通道；
所述微处理器单元(10)、FPGA逻辑单元(20)的时钟输入端均连接时钟信号。
2.如权利要求1所述的一种多路信号多通道输出装置，其特征在于：所述FPGA逻辑单元(20)包括数据接收模块(21)和信号选择模块(22)，所述数据接收模块(21)的输入端连接微处理器单元(10)的输出端，数据接收模块(21)的数据输出端连接信号选择模块(22)的数据输入端，所述数据接收模块(21)的时钟输入端连接时钟信号；所述信号选择模块(22)的输入端连接所有的输入信号，信号选择模块(22)的输出端连接输出通道。
3.如权利要求2所述的一种多路信号多通道输出装置，其特征在于：所述信号选择模块(22)包括彼此独立且相同的输出通道模块，每个所述输出通道模块的输入端均连接所有的输入信号，每个输出通道模块的数据输入端均连接数据接收模块(21)的数据输出端，每个输出通道模块的输出端均连接一路输出通道。
4.如权利要求3所述的一种多路信号多通道输出装置，其特征在于：所述通道配置指令的位数由输入信号与输出通道的路数来决定。
5.如权利要求3所述的一种多路信号多通道输出装置，其特征在于：所述数据接收模块(21)的输入端通过总线连接微处理器单元(10)的输出端。
6.如权利要求1～3任一项所述的一种多路信号多通道输出装置，其特征在于：所述微处理器单元(10)、FPGA逻辑单元(20)集成在同一双核芯片内，双核芯片的型号为美国Microsemi公司生产的SmartFusion2芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620367644.9U CN205721785U (zh) | 2016-04-26 | 2016-04-26 | 一种多路信号多通道输出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620367644.9U CN205721785U (zh) | 2016-04-26 | 2016-04-26 | 一种多路信号多通道输出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205721785U true CN205721785U (zh) | 2016-11-23 |
Family
ID=57290967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620367644.9U Expired - Fee Related CN205721785U (zh) | 2016-04-26 | 2016-04-26 | 一种多路信号多通道输出装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205721785U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105868507A (zh) * | 2016-04-26 | 2016-08-17 | 安徽四创电子股份有限公司 | 一种多路信号多通道输出装置及其输出方法 |
| CN112836463A (zh) * | 2020-12-31 | 2021-05-25 | 北京百瑞互联技术有限公司 | 一种集成电路io口复用的装置、方法、存储介质及设备 |
-
2016
- 2016-04-26 CN CN201620367644.9U patent/CN205721785U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105868507A (zh) * | 2016-04-26 | 2016-08-17 | 安徽四创电子股份有限公司 | 一种多路信号多通道输出装置及其输出方法 |
| CN112836463A (zh) * | 2020-12-31 | 2021-05-25 | 北京百瑞互联技术有限公司 | 一种集成电路io口复用的装置、方法、存储介质及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205721785U (zh) | 一种多路信号多通道输出装置 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN110515788A (zh) | 一种数据接口的测试装置 | |
| CN112104366A (zh) | 四通道高速同步fmc采集装置 | |
| CN105116318A (zh) | 一种逻辑分析仪中实现毛刺检测的方法 | |
| CN204360377U (zh) | 单板多通道宽带信号同步采集*** | |
| CN109547101A (zh) | 光模块的测试*** | |
| CN204256732U (zh) | 基于PCI-Express接口的高速数据传输装置 | |
| CN105279123A (zh) | 双冗余1553b总线的串口转换结构及转换方法 | |
| CN203241515U (zh) | 一种基于pc的逻辑分析仪 | |
| CN103577485B (zh) | 主从模式查询***及方法 | |
| CN105868507A (zh) | 一种多路信号多通道输出装置及其输出方法 | |
| CN105162653B (zh) | 一种通信数据的故障检测装置 | |
| CN204886928U (zh) | 基于pcie总线的微小时间间隔数据采集装置 | |
| CN104050121A (zh) | 双收双发可编程arinc429通讯接口芯片 | |
| CN204649876U (zh) | 模块化全功能自动检测*** | |
| CN212906280U (zh) | 一种基于pcie的高速模拟量采集卡 | |
| CN204856469U (zh) | 通用信号采集激励器 | |
| CN102890664A (zh) | 一种扩容式数据采集板及其数据存储方法 | |
| CN204479745U (zh) | 用于噪声系数测试的装置 | |
| CN104331065A (zh) | 一种集成于发控设备的板卡功能组合检测电路 | |
| CN210807520U (zh) | 一种双***联网一体机 | |
| CN108111380A (zh) | 基于a5平台的n路can通信装置、实现方法及充电设备 | |
| CN204215261U (zh) | 一种集成于发控设备的板卡功能组合检测电路 | |
| CN202693677U (zh) | 一种三相电子式电能表 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161123 Termination date: 20200426 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |