CN205542768U - Sip封装结构 - Google Patents
Sip封装结构 Download PDFInfo
- Publication number
- CN205542768U CN205542768U CN201620112194.9U CN201620112194U CN205542768U CN 205542768 U CN205542768 U CN 205542768U CN 201620112194 U CN201620112194 U CN 201620112194U CN 205542768 U CN205542768 U CN 205542768U
- Authority
- CN
- China
- Prior art keywords
- chip
- metal
- sip
- package structure
- metal leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 239000000945 filler Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 230000001154 acute effect Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 8
- 150000002739 metals Chemical class 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000004021 metal welding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本实用新型公开了一种SIP封装结构，包括电路基板、设置在基板上的芯片及多条金属引线，所述芯片***的电路基板上设置有多个金属焊垫，每条所述金属引线两端分别连接不同的金属焊垫且设置在所述芯片上方。本实用新型的SIP封装结构，其屏蔽罩包括多条金属引线，芯片的***设置有用于连接金属引线的金属焊垫，金属引线的两端分别连接不同的金属焊垫，从而在芯片的上方及两侧形成上述的屏蔽罩，该屏蔽罩部分或完全覆盖芯片以使不同的芯片之间达到相互屏蔽干扰的目的。
Description
技术领域
本实用新型涉及IC封装技术领域，尤其涉及一种SIP封装结构。
背景技术
SIP(System In a Package***级封装)是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。SIP封装由于可以灵活的采用已有的封装进行集成，甚至可以进行3D堆叠。这样设计周期可以大大缩短，功能器件也可以有了选择的余地。SIP封装在医疗电子、汽车电子、功率模块、图像感应器、手机、全球定位***、蓝牙等方面应用越来越多。
随着电子***变得越来越小，以及SIP封装内电子构件的密度越来越大,因此容易产生***内的电磁干扰(electromagnetic interference，EMI)。尤其是一些高频芯片封装结构，例如射频芯片、GPS芯片、蓝牙芯片等高频芯片通过SIP封装为一体式结构，相互间电磁干扰影响较大。因此需要设计可减少电磁干扰的影响的SIP封装结构，以避免封装体内各芯片的相互电磁干扰效应，并避免***的效能下降或是发生错误。
实用新型内容
本实用新型所要解决的技术问题是，提供一种SIP封装结构，该封装结构可实现屏蔽SIP封装体内部的芯片产生的电磁效应，以解决屏蔽电磁干扰的问题。
为了解决上述技术问题，本实用新型采用的技术方案为：提供一种SIP封装结构，包括电路基板、设置在基板上的芯片及多条金属引线，所述芯片***的电路基板上设置有多个金属焊垫，每条所述金属引线两端分别连接不同的金属焊垫且设置在所述芯片上方。
进一步地，所述多个金属焊垫电连接。
进一步地，所述金属引线覆盖芯片的面积在60％以上。
进一步地，所述芯片为高频芯片。
进一步地，每条所述金属引线沿所述芯片的一侧边设置或该侧边的垂直方向设置。
进一步地，每条所述金属引线与所述芯片的一侧边之间形成锐角。
进一步地，所有金属引线平行设置，或者所有金属引线形成网格状，或者金属引线形成上下两层结构，其中上层的金属引线与下层的金属引线方向不同。
进一步地，所述金属引线的直径为距离为10-250微米。
进一步地，所述金属引线的材质可为铜线、银线、铝线或合金线。
进一步地，还包括封装填充体，所述封装填充体将芯片及屏蔽罩封装在电路基板上。
本实用新型的有益效果在于：本实用新型的SIP封装结构，其采用多条金属引线的屏蔽结构，芯片的***设置有用于连接金属引线的金属焊垫，金属引线的两端分别连接不同的金属焊垫，从而在芯片的上方及两侧形成屏蔽罩，该多条金属引线分别跨过芯片，将芯片部分或完全覆盖芯片以使不同的芯片之间达到相互屏蔽干扰的目的。
附图说明
图1为本实用新型实施例的SIP封装结构的结构示意图；
图2为本实用新型实施例的SIP封装结构的结构剖视图；
图3为本实用新型实施例的金属引线与侧边有夹角的SIP封装结构的结构示意图；
图4为本实用新型实施例的具有双层金属引线的SIP封装结构的结构示意图。
标号说明：
1、电路基板；2、金属焊垫；3、金属引线；4、芯片；5、封装填充体。
具体实施方式
为详细说明本实用新型的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
本实用新型最关键的构思在于:在芯片4上设置多条金属引线3，金属引线3的两端分别固定于不同的金属焊垫2，使得多条金属引线3能将芯片4部分或全部覆盖，以达到屏蔽的效果。
请参阅图1至图4，本实用新型SIP封装结构，包括电路基板1、设置在电路基板1上的芯片4及多条金属引线3，所述芯片4***的电路基板1上设置有多个金属焊垫2，每条所述金属引线3两端分别连接不同的金属焊垫2且设置在所述芯片4上方，以将芯片4部分或完全覆盖。其中，
从上述描述可知，本实用新型的有益效果在于：本实用新型的SIP封装结构，其采用多条金属引线3的屏蔽结构，芯片4的***设置有用于连接金属引线3的金属焊垫2，金属引线3的两端分别连接不同的金属焊垫2，从而在芯片4的上方及两侧形成上述的屏蔽罩，该多条金属引线3分别跨过芯片4，将芯片4部分或完全覆盖芯片4以使不同的芯片4之间达到相互屏蔽干扰的目的。
本实用新型的电路基板1为印刷电路板，其可以是FR4覆铜电路板，或BT树脂基电路板，或者其它形态的印刷电路板。
金属焊垫2，与印刷电路板的金属电路同时形成，表面做电镀金或电镀合金处理，电镀合金可采用如镍钯合金等市场常见的电镀用金属。金属焊垫2分布在高频芯片的周围，目的在于使金属银线与其连接，起到电磁屏蔽的作用。金属焊垫2应为一体式设计，即将所有金属引线3连为一体，使其电连接以达到电性导通，金属引线3分别通过引线键合的方式与金属焊垫2连接，每条金属引线3的路径通过高频芯片的上方，以形成屏蔽罩。
进一步地，所述金属引线3覆盖芯片4的面积在60％以上，经过大量的数据研究表明，线覆盖芯片4的面积在60％以上即可达到屏蔽电磁干扰的效果。
进一步地，所述芯片4为高频芯片。
本实施例中，芯片4为高频芯片，高频芯片可为RF射频芯片、GPS定位芯片、DRAM存储芯片、蓝牙芯片等，该芯片可通过SMT或金属引线键合等方式与电路基板1连接。
进一步地，所述金属引线3沿所述芯片4的一侧边或该侧边的垂直方向设置。
在其他一些实施例中，所述金属引线3与所述芯片4的一侧边之间形成锐角。
在另外一些实施例中，所述屏蔽罩为双层，两层屏蔽罩内的金属引线3之间有夹角。
在另外一些实施例中，所有金属引线平行设置，或者所有金属引线形成网格状。
进一步地，所述金属引线3的直径为10-250微米，具体的金属引线3的粗细，可根据芯片4的大小及具体的屏蔽电磁干扰的效果选择。
进一步地，所述金属引线3的材质可为铜线、银线、铝线或合金线，具体材质的选择可根据屏蔽电磁干扰的效果选择。
进一步地，还包括封装填充体5，所述封装填充体5将芯片4及屏蔽罩封装在电路基板1上，将上述芯片4、电子元件金属引线3等覆盖。
请参照图1及图2，本实用新型的实施例一为：本实施例的SIP封装结构，包括电路基板1、金属焊垫2、金属引线3、芯片4及封装填充体5。所述电路基板可为一种印刷电路板，可以是FR4覆铜电路板，或BT树脂基电路板，或者其它形态的印刷电路板。所述芯片4为RF射频芯片、GPS定位芯片、DRAM存储芯片、蓝牙芯片等，芯片4设置在电路基板1上，通过SMT或金属引线键合等方式与电路基板连接。芯片4***的电路基板1设置有多个金属焊垫2，金属引线3为多条，每条金属引线3两端分别连接一金属焊垫2且跨越所述芯片4。所述金属焊垫2与印刷电路板的金属电路同时形成，表面做电镀金或电镀合金(如镍钯合金)处理。所有连接有所述金属引线的金属焊垫为一体式设计，即将所有金属引线电连接为一体，达到电性导通，从而起到电磁屏蔽的作用，保护所述芯片4。封装填充体5，将上述芯片、金属引线以及基板上的其他电子元件等完全覆盖。
金属引线3可采用多种方式设置，如图1所示，所有金属引线3沿芯片4的其中一侧边平行设置。
如图3所示，所有金属引线3沿与芯片4侧边呈夹角的方向平行设置。
如图4所示，金属引线3沿两个方向平行设置，形成网格状，所述两个方向之间可为垂直或其他角度。为了达到屏蔽效果，优选金属引线对芯片的覆盖面积应超过芯片上表面的60％。
综上所述，本实用新型提供的SIP封装结构，使得多条金属引线3组成屏蔽罩以将芯片4部分或全部覆盖，从而达到屏蔽电磁干扰的效果。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。
Claims (10)
1.一种SIP封装结构，包括电路基板、设置在基板上的芯片及多条金属引线，其特征在于，所述芯片***的电路基板上设置有多个金属焊垫，每条所述金属引线两端分别连接不同的金属焊垫且设置在所述芯片上方。
2.根据权利要求1所述的SIP封装结构，其特征在于，所述多个金属焊垫电连接。
3.根据权利要求1所述的SIP封装结构，其特征在于，所述金属引线覆盖芯片的面积在60％以上。
4.根据权利要求1所述的SIP封装结构，其特征在于，所述芯片为高频芯片。
5.根据权利要求1所述的SIP封装结构，其特征在于，每条所述金属引线沿所述芯片的一侧边设置或该侧边的垂直方向设置。
6.根据权利要求1所述的SIP封装结构，其特征在于，每条所述金属引线与所述芯片的一侧边之间形成锐角。
7.根据权利要求1所述的SIP封装结构，其特征在于，所有金属引线平行设置，或者所有金属引线形成网格状，或者金属引线形成上下两层结构，其中上层的金属引线与下层的金属引线方向不同。
8.根据权利要求1-7任一项所述的SIP封装结构，其特征在于，所述金属引线的直径为10-250微米。
9.根据权利要求1-7任一项所述的SIP封装结构，其特征在于，所述金属引线的材质可为铜线、银线、铝线或合金线。
10.根据权利要求1-7任一项所述的SIP封装结构，其特征在于，还包括封装填充体，所述封装填充体将芯片及屏蔽罩封装在电路基板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620112194.9U CN205542768U (zh) | 2016-02-03 | 2016-02-03 | Sip封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620112194.9U CN205542768U (zh) | 2016-02-03 | 2016-02-03 | Sip封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205542768U true CN205542768U (zh) | 2016-08-31 |
Family
ID=56775789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620112194.9U Active CN205542768U (zh) | 2016-02-03 | 2016-02-03 | Sip封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205542768U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105552063A (zh) * | 2016-02-03 | 2016-05-04 | 深圳佰维存储科技有限公司 | Sip封装结构 |
| CN111653552A (zh) * | 2020-06-16 | 2020-09-11 | 西安科技大学 | 一种具有高抗电磁脉冲干扰能力的四方扁平芯片封装结构 |
| WO2021017895A1 (en) * | 2019-07-26 | 2021-02-04 | Nantong Tongfu Microelectronics Co., Ltd | Packaging structure and fabrication method thereof |
| CN114373740A (zh) * | 2022-01-19 | 2022-04-19 | 中国电子科技集团公司第二十六研究所 | 电磁屏蔽封装结构、电子器件模组及其制作方法 |
-
2016
- 2016-02-03 CN CN201620112194.9U patent/CN205542768U/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105552063A (zh) * | 2016-02-03 | 2016-05-04 | 深圳佰维存储科技有限公司 | Sip封装结构 |
| WO2021017895A1 (en) * | 2019-07-26 | 2021-02-04 | Nantong Tongfu Microelectronics Co., Ltd | Packaging structure and fabrication method thereof |
| CN111653552A (zh) * | 2020-06-16 | 2020-09-11 | 西安科技大学 | 一种具有高抗电磁脉冲干扰能力的四方扁平芯片封装结构 |
| CN111653552B (zh) * | 2020-06-16 | 2022-06-10 | 西安科技大学 | 一种具有高抗电磁脉冲干扰能力的四方扁平芯片封装结构 |
| CN114373740A (zh) * | 2022-01-19 | 2022-04-19 | 中国电子科技集团公司第二十六研究所 | 电磁屏蔽封装结构、电子器件模组及其制作方法 |
| CN114373740B (zh) * | 2022-01-19 | 2023-08-11 | 中国电子科技集团公司第二十六研究所 | 电磁屏蔽封装结构、电子器件模组及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10522475B2 (en) | Vertical interconnects for self shielded system in package (SiP) modules | |
| US8766429B2 (en) | Semiconductor packages | |
| US10062582B2 (en) | Fabrication method of package having ESD and EMI preventing functions | |
| US8338928B2 (en) | Three-dimensional package structure | |
| US8093690B2 (en) | Chip package and manufacturing method thereof | |
| US8110902B2 (en) | Chip package and manufacturing method thereof | |
| US11823911B2 (en) | Process of package-then-etch three-dimensional package structure electrically connected by plated copper pillars | |
| CN205542768U (zh) | Sip封装结构 | |
| US20120228751A1 (en) | Semiconductor package and method of manufacturing the same | |
| US20060091517A1 (en) | Stacked semiconductor multi-chip package | |
| TW201712838A (zh) | 自行屏蔽的系統級封裝模組 | |
| US8633061B2 (en) | Method of fabricating package structure | |
| US11588009B2 (en) | Semiconductor device having a lid configured as an enclosure and a capacitive structure and method of manufacturing a semiconductor device | |
| TW201240056A (en) | Semiconductor package and fabrication method thereof | |
| US20130093067A1 (en) | Wafer level applied rf shields | |
| CN102969303A (zh) | 半导体封装结构及其制造方法 | |
| KR101391089B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN105552063A (zh) | Sip封装结构 | |
| US20140063742A1 (en) | Thermally Enhanced Electronic Component Packages with Through Mold Vias | |
| CN205542767U (zh) | 抗电磁干扰的sip封装结构 | |
| CN108807294B (zh) | 封装结构及其制法 | |
| CN221466579U (zh) | 芯片封装结构 | |
| CN216624270U (zh) | 半导体封装件以及电子器件 | |
| US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
| US20100224981A1 (en) | Routable array metal integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: 518055, Guangdong, Nanshan District, Taoyuan Shenzhen street, with the rich industrial city, No. 4 factory building, 1 floor, 2 floor, 4 floor, 5 floor Patentee after: Shenzhen Bai dimensional storage Polytron Technologies Inc Address before: 518000, Guangdong, Nanshan District, Taoyuan Shenzhen street, with the rich industrial city, No. 4 factory building, 1 floor, 2 floor, 4 floor, 5 floor Patentee before: Biwin Storage Technology Limited |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 518055 floor 1-3 and floor 4, building 8, zone 2, Zhongguan honghualing Industrial South Zone, No. 1213, Liuxian Avenue, Pingshan community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Patentee after: BIWIN STORAGE TECHNOLOGY Co.,Ltd. Address before: 518055 1st floor, 2nd floor, 4th floor, 5th floor, No.4 factory building, tongfuyu industrial city, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: BIWIN STORAGE TECHNOLOGY Co.,Ltd. |