CN205377797U - 防直通功率驱动电路 - Google Patents

Abstract

本实用新型涉及一种防直通功率驱动电路，包括PWM信号发生器、半桥驱动电路、第一开关管以及第二开关管。该PWM信号发生器产生第一PWM信号和与该第一PWM信号相位相反的第二PWM信号。该半桥驱动电路具有第一输入端、第二输入端、第一驱动端和第二驱动端，该第一输入端和该第二输入端分别输入该第一PWM信号和该第二PWM信号，且该半桥驱动电路包括第一延时单元、第二延时单元、延时控制单元、第一功率驱动器和第二功率驱动器，可以根据使用情况控制两个开关管的导通之间的死区时间。该第一开关管和该第二开关管串联在电源端和接地端之间，且该第一开关管的控制端连接该第一驱动端，该第二开关管的控制端连接该第二驱动端。

Description

防直通功率驱动电路

技术领域

本实用新型涉及电路领域，尤其是涉及一种防直通功率驱动电路。

背景技术

在各种放大电路中，输出信号大多是作为驱动装置的输出提供给负载，例如广播、通信发射机的输出、音响***的输出级以及控制***驱动等。各类多级放大电路除了应有电压放大器之外，还要求有功率放大电路，以便有一定功率的输出，用来向负载提供功率。

模拟功率放大电路由于工作时晶体管(如三极管或场效应管)处于线性放大区，功率消耗很大。虽然可以采用推挽式输出减少晶体管的承受功率，但在较高电源电压和较大功率的情况下，仍对功率器件有很大的威胁，所以模拟功率放大电路没有办法解决高效率、大功率的问题。

D类功率放大电路将前级输出的脉冲宽度调制(PWM)方波信号加到晶体管的栅极，通过控制其开关，从而实现放大。D类功率放大电路相比模拟放大电路有高效率、低失真的突出特点。但是D类功率放大电路也存在一个问题，就是PWM信号的上升沿和下降沿时间过长的情况下会导致瞬间上下两个晶体管同时导通，瞬间电源和地短路，电流很大，会造成功率器件损坏，有很大的安全隐患。

实用新型内容

本实用新型所要解决的技术问题是提供一种防直通功率驱动电路，可以降低功率器件损坏的风险。

本实用新型为解决上述技术问题而采用的技术方案是提出一种防直通功率驱动电路，包括PWM信号发生器、半桥驱动电路、第一开关管以及第二开关管。该PWM信号发生器产生第一PWM信号和与该第一PWM信号相位相反的第二PWM信号。该半桥驱动电路具有第一输入端、第二输入端、第一驱动端和第二驱动端，该第一输入端和该第二输入端分别输入该第一PWM信号和该第二PWM信号，且该半桥驱动电路包括：第一延时单元，具有第一端、第二端和控制端，该第一延时单元的第一端连接该第一输入端；第二延时单元，具有第一端、第二端和控制端，该第二延时单元的第一端连接该第二输入端；延时控制单元，连接该第一延时单元的控制端和该第二延时单元的控制端；第一功率驱动器，连接该第一延时单元的第二端和该第一驱动端以输出第一功率驱动信号；以及第二功率驱动器，连接该第二延时单元的第二端和该第二驱动端以输出第二功率驱动信号，该第一功率驱动信号和该第二功率驱动信号；该第一开关管和该第二开关管串联在电源端和接地端之间，且该第一开关管的控制端连接该第一驱动端，该第二开关管的控制端连接该第二驱动端。

在本实用新型的一实施例中，防直通功率驱动电路还包括第一电平转换器、第二电平转换器、第一低电压锁定电路和第二低电压锁定电路，该第一电平转换器连接在该第一延时单元和该第一功率驱动器之间，该第二低电压锁定电路连接该第二电平转换器，该第二电平转换器连接在该第二延时单元和该第二功率驱动器之间，该第二低电压锁定电路连接该第二电平转换器。

在本实用新型的一实施例中，该半桥驱动电路为集成电路芯片。

在本实用新型的一实施例中，该第一开关管和该第二开关管为场效应管，该第一开关管的控制端和该第二开关管的控制端分别为其栅极。

在本实用新型的一实施例中，该第一开关管的源极连接该第二开关管的漏极，该第一开关管的漏极连接电源端，该第二开关管的漏极连接接地端。

本实用新型由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：两个开关管的导通之间的死区时间可以根据使用情况进行控制，避免由PWM脉冲信号上升和下降沿的时间过长而导致开关管同时导通的情况，保护驱动电路，保证功率放大电路在比较高的电源电压下也能安全、可靠的工作。

附图说明

为让本实用新型的上述目的、特征和优点能更明显易懂，以下结合附图对本实用新型的具体实施方式作详细说明，其中：

图1示出实用新型一实施例的防直通功率驱动电路的电路框图。

图2示出图1所示防直通功率驱动电路的驱动波形图。

图3示出实用新型另一实施例的防直通功率驱动电路的电路框图。

具体实施方式

图1示出实用新型一实施例的防直通功率驱动电路的电路框图。请参考图1所示，本实施例的防直通功率驱动电路100包括PWM信号发生器110、半桥驱动电路120、第一开关管132以及第二开关管134。PWM信号发生器110产生第一PWM信号PWM1和第二PWM信号PWM2。第二PWM信号PWM2与第一PWM信号PWM1的频率相同，相位相反。在此，PWM信号发生器110所输出的PWM信号的频率为1-300KHz，且占空比可调。

半桥驱动电路120具有第一输入端H、第二输入端L、第一驱动端HG、第二驱动端LG、电源输入端HC、HS、LC和LS。电源输入端HC通过二极管连接LC，电源输入端HS连接到第一开关管132与第二开关管134之间，且HC和HS之间通过电容连接。电源输入端LC连接到5V～20V的低压电源端，LS接地。第一输入端H和第二输入端L分别输入第一PWM信号PWM1和第二PWM信号PWM2。半桥驱动电路120的内部结构包括第一延时单元121、第二延时单元122、延时控制单元123、第一功率驱动器124和第二功率驱动器125。第一延时单元121具有第一端、第二端和控制端，此第一端连接半桥驱动电路120的第一输入端H，引入第一PWM信号PWM1。第二延时单元122，具有第一端、第二端和控制端，此第一端连接半桥驱动电路120的第二输入端L，引入第二PWM信号PWM2。第一延时单元121和第二延时单元122分别能够将信号进行一定的延时τ1,τ2。延时控制单元123，连接第一延时单元121的控制端和第二延时单元122的控制端，以控制第一延时单元121和第二延时单元122的延时参数τ1,τ2。

第一功率驱动器124连接第一延时单元121的第二端和半桥驱动电路120的第一驱动端HG以输出第一功率驱动信号S1。第二功率驱动器125连接第二延时单元122的第二端和半桥驱动电路120的第二驱动端LG以输出第二功率驱动信号S2。

第一开关管132和第二开关管134串联在电源端VDD和接地端GND之间，且第一开关管132的控制端连接半桥驱动电路120的第一驱动端HG，第二开关管134的控制端连接半桥驱动电路120的第二驱动端LG。

在本实施例中，半桥驱动电路120的延时控制单元123可根据内部设置自动处理信号，使第一驱动端HG和第二驱动端LG分别输出的驱动信号S1、S2的有效电平(例如高电平)之间保持一定时间的低电平时间，即为死区时间。图2示出图1所示防直通功率驱动电路的驱动波形图。参考图2所示，第一驱动信号S1的高电平和第二驱动信号S2的高电平之间都会有一段低电平间隙G。这可以有效的避免在上升下降过程中时间过长，导致第一开关管132和第二开关管134同时导通的情况，保证功率放大电路在非常高的电压下也能安全可靠的工作。而且，这一设计不需要PWM信号发生器110输出PWM信号时做任何处理。另外，如果PWM信号发生器110出错，两路PWM信号同时为高，半桥驱动电路120也能及时的关闭第一驱动端HG的输出，保护负载。

图3示出实用新型另一实施例的防直通功率驱动电路的电路框图。请参考图3所示，本实施例的防直通功率驱动电路300包括PWM信号发生器310、半桥驱动电路320、第一开关管332以及第二开关管334。PWM信号发生器310产生第一PWM信号PWM1和第二PWM信号PWM2。第二PWM信号PWM2与第一PWM信号PWM1的频率相同，相位相反。在此，PWM信号发生器310所输出的PWM信号的频率为1-300KHz，且占空比可调。

半桥驱动电路320具有第一输入端H、第二输入端L、第一驱动端HG、第二驱动端LG、电源输入端HC、HS、LC和LS。电源输入端HC、HS、LC和LS分别连接电源端VDD和接地端GND。第一输入端H和第二输入端L分别输入第一PWM信号PWM1和第二PWM信号PWM2。半桥驱动电路320的内部结构包括第一延时单元321、第二延时单元322、延时控制单元323、第一功率驱动器324和第二功率驱动器325。第一延时单元321具有第一端、第二端和控制端，此第一端连接半桥驱动电路320的第一输入端H，引入第一PWM信号PWM1。第二延时单元322，具有第一端、第二端和控制端，此第一端连接半桥驱动电路320的第二输入端L，引入第二PWM信号PWM2。第一延时单元321和第二延时单元322分别能够将信号进行一定的延时τ1,τ2。延时控制单元323，连接第一延时单元321的控制端和第二延时单元322的控制端，以控制第一延时单元321和第二延时单元322的延时参数τ1,τ2。

第一功率驱动器324连接第一延时单元321的第二端和半桥驱动电路320的第一驱动端HG以输出第一功率驱动信号S1。第二功率驱动器325连接第二延时单元322的第二端和半桥驱动电路320的第二驱动端LG以输出第二功率驱动信号S2。

本实施例的半桥驱动电路320还包括第一电平转换器326、第二电平转换器327、第一低电压锁定(UnderVoltageLockoutCircuit,UVLO)电路328和第二低电压锁定电路329。第一电平转换器326连接在第一延时单元321和第一功率驱动器324之间。第一低电压锁定电路328连接第一电平转换器326。第二电平转换器327连接在第二延时单元321和第二功率驱动器324之间，第二低电压锁定电路329连接第二电平转换器327。

第一开关管332和第二开关管334串联在电源端VDD和接地端GND之间，且第一开关管332的控制端连接半桥驱动电路320的第一驱动端HG，第二开关管334的控制端连接半桥驱动电路320的第二驱动端LG。

另外，本实施例中，第一开关管332和第二开关管334可为场效应管，第一开关管332的控制端和第二开关管334的控制端分别为其栅极。另外，第一开关管332的源极连接第二开关管334的漏极，第一开关管332的漏极连接电源端VDD，第二开关管334的漏极连接接地端GND。

在图1和图3所示实施例中，PWM信号发生器可实施为单片机。半桥驱动电路可实施为集成电路芯片。

虽然本实用新型已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本实用新型，在没有脱离本实用新型精神的情况下还可作出各种等效的变化或替换，因此，只要在本实用新型的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (5)

1.一种防直通功率驱动电路，包括PWM信号发生器、半桥驱动电路、第一开关管以及第二开关管，其特征在于：

该PWM信号发生器产生第一PWM信号和与该第一PWM信号相位相反的第二PWM信号；

该半桥驱动电路具有第一输入端、第二输入端、第一驱动端和第二驱动端，该第一输入端和该第二输入端分别输入该第一PWM信号和该第二PWM信号，且该半桥驱动电路包括：

第一延时单元，具有第一端、第二端和控制端，该第一延时单元的第一端连接该第一输入端；

第二延时单元，具有第一端、第二端和控制端，该第二延时单元的第一端连接该第二输入端；

延时控制单元，连接该第一延时单元的控制端和该第二延时单元的控制端；

第一功率驱动器，连接该第一延时单元的第二端和该第一驱动端以输出第一功率驱动信号；以及

第二功率驱动器，连接该第二延时单元的第二端和该第二驱动端以输出第二功率驱动信号，该第一功率驱动信号和该第二功率驱动信号；

该第一开关管和该第二开关管串联在电源端和接地端之间，且该第一开关管的控制端连接该第一驱动端，该第二开关管的控制端连接该第二驱动端。

2.如权利要求1所述的防直通功率驱动电路，其特征在于，还包括第一电平转换器、第二电平转换器、第一低电压锁定电路和第二低电压锁定电路，该第一电平转换器连接在该第一延时单元和该第一功率驱动器之间，该第二低电压锁定电路连接该第二电平转换器，该第二电平转换器连接在该第二延时单元和该第二功率驱动器之间，该第二低电压锁定电路连接该第二电平转换器。

3.如权利要求1所述的防直通功率驱动电路，其特征在于，该半桥驱动电路为集成电路芯片。

4.如权利要求1所述的防直通功率驱动电路，其特征在于，该第一开关管和该第二开关管为场效应管，该第一开关管的控制端和该第二开关管的控制端分别为其栅极。

5.如权利要求4所述的防直通功率驱动电路，其特征在于，该第一开关管的源极连接该第二开关管的漏极，该第一开关管的漏极连接电源端，该第二开关管的漏极连接接地端。