CN205356268U - 振荡器 - Google Patents

Abstract

本实用新型公开了一种振荡器。振荡器包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第一比较器、第一或非门、第二比较器、第二或非门、第一反相器和第二反相器。

Description

振荡器

技术领域

本实用新型涉及振荡器。

背景技术

图1为现有技术，缺点在于参考电压VR是随着电源电压VDD的变化而变化，没有一个固定的参考点，振荡频率稳定性就无法保证。

发明内容

本实用新型旨在解决现有技术的不足，提供一种振荡频率稳定性高的振荡器。

振荡器，包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第一比较器、第一或非门、第二比较器、第二或非门、第一反相器和第二反相器：

所述第一运算放大器的正输入端接基准电压VREF1，负输入端接所述第一NMOS管的源极和所述第一电阻的一端，输出端接所述第一NMOS管的栅极；

所述第一NMOS管的栅极接所述第一运算放大器的输出端，漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第一电阻的一端；

所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一NMOS管的源极，另一端接地；

所述第一PMOS管的栅极和漏极接在一起再接所述第一NMOS管的漏极和所述第二PMOS管的栅极，源极接电源电压VCC；

所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极，漏极接所述第三PMOS管的源极，源极接电源电压VCC；

所述第三PMOS管的栅极接所述第二NMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端，漏极接所述第一比较器的正输入端和所述第二比较器的负输入端和所述第二NMOS管的漏极和所述第一电容的一端，源极接所述第二PMOS管的漏极；

所述第二NMOS管的栅极接所述第三PMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端，漏极接所述第三PMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端和所述第二比较器的负输入端，源极接地；

所述第一电容的一端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和和所述第一比较器的正输入端和所述第二比较器的负输入端，另一端接地；

所述第一比较器的正输入端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一电容的一端和所述第二比较器的负输入端，负输入端接基准电压VREF2，输出端接所述第一或非门的一输入端；

所述第一或非门的一输入端接所述第一比较器的输出端，另一输入端接所述第二或非门的输出端，输出端接所述第二或非门的输入端和所述第一反相器的输入端；

所述第二比较器的正输入端接基准电压VREF3，负输入端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端，输出端接所述第二或非门的一输入端；

所述第二或非门的一输入端接所述第二比较器的输出端，另一输入端接所述第一或非门的输出端和所述第一反相器的输入端，输出端接所述第一或非门的输入端；

所述第一反相器的输入端接所述第一或非门的输出端和所述第二或非门的输入端，输出端接所述第二反相器的输入端和所述第三PMOS管的栅极和所述第二NMOS管的栅极；

所述第二反相器的输入端接所述第一反相器的输出端和所述第三PMOS管的栅极和所述第二NMOS管的栅极，输出端作为振荡器的输出端OSCOUT。

所述第一运算放大器和所述第一NMOS管构成跟随器，所述第一电阻上的电压等于基准电压VREF1，所述第一电阻上的电流等于基准电压VREF1除以所述第一电阻电阻值，该电流就是I1，再通过镜像给所述第二PMOS管电流为I2；当所述第三PMOS管导通时，电流I2对所述第一电容充电；当所述第二NMOS管导通时，所述第一电容放电；当所述第一电容充电电压到大于基准电压VREF2时，所述第一比较器输出高电平，振荡器输出端OSCOUT为低电平；同时所述第二NMOS管导通，所述第一电容放电，当所述第一电容上的电压低于基准电压VREF3时，所述第二比较器输出高电平，由于设置基准电压VREF2高于基准电压VREF3，所述此时所述第一比较器的输出为低电平，这样所述第一或非门的输出为高电平，振荡器输出端OSCOUT为高电平；接着进入下一个周期；由于基准电压VREF1、VREF2和VREF3是不随温度和电压变化的带隙基准，这样就保证了所述第一比较器和所述第二比较器的比较点的精度，进而可以提高振荡频率的稳定性；另外有两个比较器的存在，把上升和下降电压的幅度加以限制，也能进一步提高振荡器的频率稳定性。

附图说明

图1为现有技术的电路图。

图2为本实用新型的振荡器的电路图。

具体实施方式

以下结合附图对本实用新型内容进一步说明。

振荡器，如图2所示，包括第一运算放大器101、第一NMOS管102、第一电阻103、第一PMOS管104、第二PMOS管105、第三PMOS管106、第二NMOS管107、第一电容108、第一比较器109、第一或非门110、第二比较器111、第二或非门112、第一反相器113和第二反相器114：

所述第一运算放大器101的正输入端接基准电压VREF1，负输入端接所述第一NMOS管102的源极和所述第一电阻103的一端，输出端接所述第一NMOS管102的栅极；

所述第一NMOS管102的栅极接所述第一运算放大器101的输出端，漏极接所述第一PMOS管104的栅极和漏极和所述第二PMOS管105的栅极，源极接所述第一运算放大器101的负输入端和所述第一电阻103的一端；

所述第一电阻103的一端接所述第一运算放大器101的负输入端和所述第一NMOS管102的源极，另一端接地；

所述第一PMOS管104的栅极和漏极接在一起再接所述第一NMOS管102的漏极和所述第二PMOS管105的栅极，源极接电源电压VCC；

所述第二PMOS管105的栅极接所述第一PMOS管104的栅极和漏极和所述第一NMOS管102的漏极，漏极接所述第三PMOS管106的源极，源极接电源电压VCC；

所述第三PMOS管106的栅极接所述第二NMOS管107的栅极和所述第一反相器113的输出端和所述第二反相器114的输入端，漏极接所述第一比较器109的正输入端和所述第二比较器111的负输入端和所述第二NMOS管107的漏极和所述第一电容108的一端，源极接所述第二PMOS管105的漏极；

所述第二NMOS管107的栅极接所述第三PMOS管106的栅极和所述第一反相器113的输出端和所述第二反相器114的输入端，漏极接所述第三PMOS管106的漏极和所述第一电容108的一端和所述第一比较器109的正输入端和所述第二比较器111的负输入端，源极接地；

所述第一电容108的一端接所述第三PMOS管106的漏极和所述第二NMOS管107的漏极和和所述第一比较器109的正输入端和所述第二比较器111的负输入端，另一端接地；

所述第一比较器109的正输入端接所述第三PMOS管106的漏极和所述第二NMOS管107的漏极和所述第一电容108的一端和所述第二比较器111的负输入端，负输入端接基准电压VREF2，输出端接所述第一或非门110的一输入端；

所述第一或非门110的一输入端接所述第一比较器109的输出端，另一输入端接所述第二或非门112的输出端，输出端接所述第二或非门112的输入端和所述第一反相器113的输入端；

所述第二比较器111的正输入端接基准电压VREF3，负输入端接所述第三PMOS管106的漏极和所述第二NMOS管107的漏极和所述第一电容108的一端和所述第一比较器109的正输入端，输出端接所述第二或非门112的一输入端；

所述第二或非门112的一输入端接所述第二比较器111的输出端，另一输入端接所述第一或非门11O的输出端和所述第一反相器113的输入端，输出端接所述第一或非门110的输入端；

所述第一反相器113的输入端接所述第一或非门110的输出端和所述第二或非门112的输入端，输出端接所述第二反相器114的输入端和所述第三PMOS管106的栅极和所述第二NMOS管107的栅极；

所述第二反相器114的输入端接所述第一反相器113的输出端和所述第三PMOS管106的栅极和所述第二NMOS管107的栅极，输出端作为振荡器的输出端OSCOUT。

所述第一运算放大器101和所述第一NMOS管102构成跟随器，所述第一电阻103上的电压等于基准电压VREF1，所述第一电阻103上的电流等于基准电压VREF1除以所述第一电阻103电阻值，该电流就是I1，再通过镜像给所述第二PMOS管105电流为I2；当所述第三PMOS管106导通时，电流I2对所述第一电容108充电；当所述第二NMOS管107导通时，所述第一电容108放电；当所述第一电容108充电电压到大于基准电压VREF2时，所述第一比较器109输出高电平，振荡器输出端OSCOUT为低电平；同时所述第二NMOS管107导通，所述第一电容108放电，当所述第一电容108上的电压低于基准电压VREF3时，所述第二比较器111输出高电平，由于设置基准电压VREF2高于基准电压VREF3，所述此时所述第一比较器109的输出为低电平，这样所述第一或非门110的输出为高电平，振荡器输出端OSCOUT为高电平；接着进入下一个周期；由于基准电压VREF1、VREF2和VREF3是不随温度和电压变化的带隙基准，这样就保证了所述第一比较器109和所述第二比较器111的比较点的精度，进而可以提高振荡频率的稳定性；另外有两个比较器的存在，把上升和下降电压的幅度加以限制，也能进一步提高振荡器的频率稳定性。

Claims (1)

1.振荡器，其特征在于：包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第一比较器、第一或非门、第二比较器、第二或非门、第一反相器和第二反相器；

所述第一运算放大器的正输入端接基准电压VREF1，负输入端接所述第一NMOS管的源极和所述第一电阻的一端，输出端接所述第一NMOS管的栅极；

所述第一NMOS管的栅极接所述第一运算放大器的输出端，漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第一电阻的一端；

所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一NMOS管的源极，另一端接地；

所述第一PMOS管的栅极和漏极接在一起再接所述第一NMOS管的漏极和所述第二PMOS管的栅极，源极接电源电压VCC；

所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极，漏极接所述第三PMOS管的源极，源极接电源电压VCC；

所述第三PMOS管的栅极接所述第二NMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端，漏极接所述第一比较器的正输入端和所述第二比较器的负输入端和所述第二NMOS管的漏极和所述第一电容的一端，源极接所述第二PMOS管的漏极；

所述第二NMOS管的栅极接所述第三PMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端，漏极接所述第三PMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端和所述第二比较器的负输入端，源极接地；

所述第一电容的一端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和和所述第一比较器的正输入端和所述第二比较器的负输入端，另一端接地；

所述第一比较器的正输入端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一电容的一端和所述第二比较器的负输入端，负输入端接基准电压VREF2，输出端接所述第一或非门的一输入端；

所述第一或非门的一输入端接所述第一比较器的输出端，另一输入端接所述第二或非门的输出端，输出端接所述第二或非门的输入端和所述第一反相器的输入端；

所述第二比较器的正输入端接基准电压VREF3，负输入端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端，输出端接所述第二或非门的一输入端；

所述第二或非门的一输入端接所述第二比较器的输出端，另一输入端接所述第一或非门的输出端和所述第一反相器的输入端，输出端接所述第一或非门的输入端；

所述第一反相器的输入端接所述第一或非门的输出端和所述第二或非门的输入端，输出端接所述第二反相器的输入端和所述第三PMOS管的栅极和所述第二NMOS管的栅极；

所述第二反相器的输入端接所述第一反相器的输出端和所述第三PMOS管的栅极和所述第二NMOS管的栅极，输出端作为振荡器的输出端OSCOUT。