CN205263807U - 一种PCIe接口的双路FC电路结构 - Google Patents
一种PCIe接口的双路FC电路结构 Download PDFInfo
- Publication number
- CN205263807U CN205263807U CN201521037490.9U CN201521037490U CN205263807U CN 205263807 U CN205263807 U CN 205263807U CN 201521037490 U CN201521037490 U CN 201521037490U CN 205263807 U CN205263807 U CN 205263807U
- Authority
- CN
- China
- Prior art keywords
- way
- bus
- pcie
- interface
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bus Control (AREA)
Abstract
本实用新型涉及一种PCIe接口的双路FC电路结构。该电路包含处理器、交叉开关模块、通用处理单元、主机接口和ASM协议处理器；处理器和交叉开关模块通过双向数据DMA通道连接，交叉开关模块通过双向的PLB0、PLB1总线和通用处理单元连接；交叉开关模块通过双向的PLB0总线和主机接口及ASM协议处理器连接，主机接口通过双向的总线和控制接口与ASM协议处理器连接。本实用新型可同时实现两路FC-AE-ASM协议数据的解析和处理，为在多处理器的应用情形下，搭建机载FC网络应用环境提供保障。
Description
技术领域
本实用新型属于计算机硬件技术，涉及一种PCIE接口的双路FC电路结构。
背景技术
FC网络具有高带宽、低延迟和高可靠等特点，非常适合在对数据传输的实时性、可靠性有较高要求的航空电子***中使用。
在航空应用的特殊环境中，面对多处理器的高功能密度、性能密度器数据处理需求，多处理器和FC网络之间的数据吞吐率在一定程度上影响着处理的整体性能。
实用新型内容
本实用新型为解决背景技术中存在的上述技术问题，而提供一种高效的一种PCIE接口的双路FC电路结构，能够解决附带高性能处理器、通用处理单元、双路PCIe主机接口、双路ASM协议处理接口的FC-AE-ASM协议处理电路设计的问题，为搭建机载FC网络平台提供保障。
本实用新型的技术解决方案是：本实用新型为一种PCIE接口的双路FC电路结构，其特殊之处在于：该电路包含处理器、交叉开关模块、通用处理单元、主机接口和ASM协议处理器；处理器和交叉开关模块通过双向数据DMA通道连接，交叉开关模块通过双向的PLB0、PLB1总线和通用处理单元连接；交叉开关模块通过双向的PLB0总线和主机接口及ASM协议处理器连接，主机接口通过双向的总线和控制接口与ASM协议处理器连接。
上述通用处理单元包括连接在PLB1总线上的指令存储器、片外存储器控制器接口，连接在PLB0总线上的数据存储器、桥接器，以及连接在OPB总线上的看门狗定、实时时钟、定时器、串行接口和通用输入输出接口；所述OPB总线和PLB0总线之间通过桥接器进行连接。
上述PLB0、PLB1总线采用128位数据宽度；OPB总线采用64位或者32位数据宽度。
上述主机接口包括依次连接的第一PCIe链路、第一PCIeIP和第一DMA以及依次连接的第二PCIe链路、第二PCIeIP和第二DMA，所述第一DMA和第二DMA分别与ASM协议处理器连接。
上述第一PCIe链路和第二PCIe链路的串行接口均采用4线接口向下兼容1线接口。
上述第一PCIeIP和第二PCIeIP均采用与PCIe协议1.3兼容的PCIeIP核。
上述第一DMA和第二DMA均采用DMA通道。
上述ASM协议处理接口包括：依次连接的第一FC-AE-ASM协议处理模块、第一SerDes和第一FC链路以及第二FC-AE-ASM协议处理器模块、第二SerDes和第二FC链路，所述第一DMA和第一FC-AE-ASM协议处理模块连接，所述第二DMA和第二FC-AE-ASM协议处理器模块连接。
上述处理器类型为PowerPC460或者PowerPC470。
上述处理器和通用处理单元采用CoreConnect总线互联。
本实用新型为了解决多处理器应用环境下，带PCIe接口的处理器和FC网络之间数据高效交互的问题，以提高机载环境FC网络数据处理的性能，提出一种PCIe接口的双路FC电路结构，电路内部包含嵌入式处理器、通用处理单元、多主机接口、多ASM协议处理接口，可同时实现两路FC-AE-ASM协议数据的解析和处理，为在多处理器的应用情形下，搭建机载FC网络应用环境提供保障。
附图说明：
图1是本实用新型的电路结构图。
具体实施方式:
参见图1，本实用新型提供的一种PCIe接口的双路FC电路，芯片内部包含处理器1、交叉开关模块2、通用处理单元3、主机接口4,以及ASM协议处理器5。
其中，处理器1和交叉开关模块2通过双向数据DMA通道连接，交叉开关模块2通过双向的PLB0、PLB1总线和通用处理单元3连接；交叉开关模块2通过双向的PLB0总线和主机接口4，以及ASM协议处理器5连接，主机接口4通过双向的总线和控制接口与ASM协议处理器5连接。
处理器1写操作时，处理器1通过DMA通道发写指令到交叉开关模块2，交叉开关模块2根据写地址的译码，使用双向的PLB0和PLB1接口，实现对通用处理单元3中***设备、主机接口4、ASM协议处理器5接口的初始化写配置；处理器1读操作时，处理器1通过DMA通道发读指令到交叉开关模块2，交叉开关模块2根据读地址的译码，使用双向的PLB0和PLB1接口，获取通用处理单元3中***设备、主机接口4、ASM协议处理器5接口的状态信息；在处理器1的配置操作完成后，主机接口4和ASM协议处理器5通过双向的数据总线实现PCIe接口、PCIe接口和ASM协议处理器之间的高带宽数据的交互。
处理器1通过DMA通道发写指令或读操作到交叉开关模块2，交叉开关模块2根据写地址的译码，使用双向的PLB0和PLB1接口，实现对通用处理单元3中***设备、主机接口4、ASM协议处理器5接口的初始化写配置或状态信息，配置操作完成后，主机接口4和ASM协议处理器5通过双向的数据总线实现PCIe接口、PCIe接口和ASM协议处理器之间的高带宽数据的交互。本实用新型提供的PCIe接口的双路FC电路结构，能够解决附带高性能处理器、通用处理单元、双路PCIe主机接口、双路ASM协议处理接口的FC-AE-ASM协议处理电路设计的问题，为搭建机载FC网络平台提供保障。
处理器1的类型可为PowerPC460、PowerPC470以及类似处理器；该处理器运行频率可选择；选择方式为片外引脚跳线选择以及软件配置选择。
通用处理单元3包括，连接在PLB1总线上的指令存储器301、片外存储器控制器接口302，连接在PLB0总线上的数据存储器307、桥接器308，以及连接在OPB总线上的看门狗定303、实时时钟304、定时器305、串行接口306，和通用输入输出接口309。
其中所述片外存储器接口302用于处理器上电时从芯片外部的存储器中进行启动程序加载，处理器启动后，将需要执行的指令通过PLB1总线存放在指令存储器301中，将需要处理的数据通过PLB0总线存放在数据存储器307中。低速的处理器外部设备，如看门狗303、实时时钟304、定时器305、串行接口306，和通用输入输出接口309挂接在OPB总线上，OPB总线和PLB0总线之间使用桥接器308进行连接，实现PLB0和OPB的数据交互。
用处理单元3,还可以包括其他类似功能模块,如:以太网通信/调试接口、IIC接口、SPI接口等。通用处理单元3中的各种设备，可以根据通信数据以及传输延迟等的要求，可以挂接在PLB总线或者OPB总线上。
处理器以及通用处理单元3：采用CoreConnect总线互联。PLB0、PLB1总线采用128位数据宽度；OPB总线采用64位或者32位数据宽度；PLB0总线与OPB总线之间采用总线桥接器实现。
主机接口4采用第一PCIe链路401、第一PCIeIP402、第一DMA403，实现第一路PCIe主机接口的数据到ASM协议处理器5的双向高效传输；采用第二PCIe链路404、第二PCIeIP405、第二DMA406，实现第二路PCIe主机接口的数据到ASM协议处理器5的双向高效传输；DMA的优先级采用先进先出队列的方式进行管理。
第一PCIe链路401、第二PCIe链路404的串行接口为4线，向下兼容1线。
ASM协议处理接口5采用第一FC-AE-ASM协议处理模块501和第二FC-AE-ASM协议处理器模块504，实现FC-AE-ASM协议解析和处理；采用第一SerDes502、第二SerDes505的模拟电路实现高速串并转换电路，采用数字电路实现8B/10B编解码功能，模拟与数字接口采用自定义接口；第一FC链路503、第二FC链路504的线速率1.0625Gbps、2.125Gbps，可选择。
Claims (10)
1.一种PCIe接口的双路FC电路结构，其特征在于：该电路包含处理器、交叉开关模块、通用处理单元、主机接口和ASM协议处理器；所述处理器和交叉开关模块通过双向数据DMA通道连接，所述交叉开关模块通过双向的PLB0、PLB1总线和通用处理单元连接；交叉开关模块通过双向的PLB0总线和主机接口及ASM协议处理器连接，主机接口通过双向的总线和控制接口与ASM协议处理器连接。
2.根据权利要求1所述的PCIe接口的双路FC电路结构，其特征在于：所述通用处理单元包括连接在PLB1总线上的指令存储器、片外存储器控制器接口，连接在PLB0总线上的数据存储器、桥接器，以及连接在OPB总线上的看门狗定、实时时钟、定时器、串行接口和通用输入输出接口；所述OPB总线和PLB0总线之间通过桥接器进行连接。
3.根据权利要求2所述的PCIe接口的双路FC电路结构，其特征在于：所述PLB0、PLB1总线采用128位数据宽度；OPB总线采用64位或者32位数据宽度。
4.根据权利要求2所述的PCIe接口的双路FC电路结构，其特征在于：所述主机接口包括依次连接的第一PCIe链路、第一PCIeIP和第一DMA以及依次连接的第二PCIe链路、第二PCIeIP和第二DMA，所述第一DMA和第二DMA分别与ASM协议处理器连接。
5.根据权利要求4所述的PCIe接口的双路FC电路结构，其特征在于：所述第一PCIe链路和第二PCIe链路的串行接口均采用4线接口向下兼容1线接口。
6.根据权利要求4所述的PCIe接口的双路FC电路结构，其特征在于：所述第一PCIeIP和第二PCIeIP均采用与PCIe协议1.3兼容的PCIeIP核。
7.根据权利要求4所述的PCIe接口的双路FC电路结构，其特征在于：所述第一DMA和第二DMA均采用DMA通道。
8.根据权利要求4所述的PCIe接口的双路FC电路结构，其特征在于：所述ASM协议处理接口包括：依次连接的第一FC-AE-ASM协议处理模块、第一SerDes和第一FC链路以及第二FC-AE-ASM协议处理器模块、第二SerDes和第二FC链路，所述第一DMA和第一FC-AE-ASM协议处理模块连接，所述第二DMA和第二FC-AE-ASM协议处理器模块连接。
9.根据权利要求1至8任一权利要求所述的PCIe接口的双路FC电路结构，其特征在于，所述处理器类型为PowerPC460或者PowerPC470。
10.根据权利要求9所述的PCIe接口的双路FC电路结构，其特征在于：所述的处理器和通用处理单元采用CoreConnect总线互联。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521037490.9U CN205263807U (zh) | 2015-12-11 | 2015-12-11 | 一种PCIe接口的双路FC电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521037490.9U CN205263807U (zh) | 2015-12-11 | 2015-12-11 | 一种PCIe接口的双路FC电路结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205263807U true CN205263807U (zh) | 2016-05-25 |
Family
ID=56005323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521037490.9U Active CN205263807U (zh) | 2015-12-11 | 2015-12-11 | 一种PCIe接口的双路FC电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205263807U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108614800A (zh) * | 2016-12-12 | 2018-10-02 | 中国航空工业集团公司西安航空计算技术研究所 | Fc-ae-asm协议处理芯片电路结构 |
| CN109839886A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多总线可重构处理器芯片电路 |
| CN110012369A (zh) * | 2019-04-12 | 2019-07-12 | 苏州浪潮智能科技有限公司 | 一种fc光纤卡 |
-
2015
- 2015-12-11 CN CN201521037490.9U patent/CN205263807U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108614800A (zh) * | 2016-12-12 | 2018-10-02 | 中国航空工业集团公司西安航空计算技术研究所 | Fc-ae-asm协议处理芯片电路结构 |
| CN109839886A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多总线可重构处理器芯片电路 |
| CN110012369A (zh) * | 2019-04-12 | 2019-07-12 | 苏州浪潮智能科技有限公司 | 一种fc光纤卡 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101181150B1 (ko) | ＰＣＩｅ 인터페이스 상에서 ＳＡＴＡ 대량 저장 장치 에뮬레이션 | |
| TWI536257B (zh) | 可擴充性輸入／輸出系統及技術 | |
| CN114168520B (zh) | 光纤通信总线装置、设备和*** | |
| CN110297797B (zh) | 异构协议转换装置和方法 | |
| CN107911391A (zh) | 一种基于fpga的axi协议与spi协议转换的方法 | |
| CN203480022U (zh) | 一种超高速通用雷达信号处理板 | |
| CN205263807U (zh) | 一种PCIe接口的双路FC电路结构 | |
| CN114546913B (zh) | 一种基于pcie接口的多主机之间数据高速交互的方法和装置 | |
| CN102169470B (zh) | 一种ahb总线到bvci总线的转换桥 | |
| CN203812236U (zh) | 一种基于处理器和现场可编程门阵列的数据交换*** | |
| CN103036685A (zh) | 基于dp83849c的afdx接口转换器 | |
| CN106844263B (zh) | 一种基于可配置的多处理器计算机***及实现方法 | |
| CN103034295A (zh) | 输入输出能力增强的可重构微服务器 | |
| CN104699654A (zh) | 一种基于chi片内互联总线与qpi片间互联总线互联适配***和方法 | |
| CN103136163A (zh) | 可配置实现fc-ae-asm和fc-av协议的协议处理器芯片 | |
| CN104714907A (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
| CN107436851A (zh) | 串行外设接口四线隔离***及其控制方法 | |
| CN100517283C (zh) | 先进高性能***总线连接装置及先进高性能***总线装置 | |
| CN205103813U (zh) | 一种基于PCI接口的SpaceWire总线节点通讯模块 | |
| CN104598420B (zh) | 一种1394总线SoC芯片架构 | |
| CN204515761U (zh) | 片上*** | |
| CN103678244A (zh) | 一种不使用应用处理器的智能设备 | |
| CN110287141A (zh) | 一种基于多种接口的fpga重构方法和*** | |
| CN205092880U (zh) | 基于fpga芯片的hdlc协议控制器 | |
| CN208622092U (zh) | 一种基于双龙芯处理器的高性能数据处理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221013 Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075 Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd. Address before: No. 15, Jinye Second Road, Xi'an, Shaanxi 710065 Patentee before: AVIC XI''AN AERONAUTICS COMPUTING TECHNIQUE RESEARCH INSTITUTE |
|
| TR01 | Transfer of patent right |