CN205232237U - 一种天线校准*** - Google Patents

Abstract

本实用新型公开了一种天线校准***，包括：基带信号处理器、N个天线及射频通道、N-1个分路合路单元、和校准信号处理单元，其中N为大于等于2的整数；所述基带信号处理器分别与各天线及射频通道相连；所述每个分路合路单元分别设置在一个天线及射频通道中，且各分路合路单元顺序串联；所述校准信号处理单元分别与串联末端的分路合路单元和所述基带信号处理器相连。采用上述***可以节省校准***的空间，降低结构复杂度，减小信号校准线的长度和数量，同时减小传输损耗。

Description

一种天线校准***

技术领域

本实用新型涉及天线技术领域，尤其涉及天线及射频通道校准***及方法。

背景技术

目前的时分双工(TimeDivisionDuplexing,TDD)通信***每根天线的射频(RF)端需要两套电路来实现发送和接收功能，由于硬件方面的工艺误差，加上放大器的非线性失真以及滤波器的相位和阻抗的变化，很难保证各通道间的电路一致性。而每个射频电路的特征响应也随着工作频率、时间、温度和湿度等外部环境的变化而变化。为了消除各个射频接收和发射通道之间的偏差对信道的影响，保证射频信道的互易性，需要采用射频通路的校准技术保证不同通道幅值和相位的一致性。

当前普遍的校准通道(假定K个通道)由K个天线及射频通道、K个耦合器、收发信机、校准信号射频电缆、合路分路器、校准通道处理单元等组成。其中合路分路器普遍采用威尔金功分器的结构，各天线及射频通道的校准信号会通过合路分路器进行合路和分路。当天线及射频通道数量较多时，各通道汇集到合路分路器的校准信号线的数量和长度大大增加，产生大量重复路径的校准信号线，增加了电路布局布线的复杂程度，且过长的走线带来了不必要的差损。其次，威尔金功分器本身面积较大，总线较长，也会增加电路布局布线和校准通道整体结构的复杂程度，同时带来不必要的传输损耗。

实用新型内容

有鉴于此，本实用新型实施例提供一种天线校准***，以解决现有技术中校准***电路布局布线复杂且损耗过多的技术问题。

本实用新型实施例提供一种天线校准***，包括：基带信号处理器、N个天线及射频通道、N-1个分路合路单元、和校准信号处理单元，其中N为大于等于2的整数；所述基带信号处理器分别与各天线及射频通道相连；所述每个分路合路单元分别设置在一个天线及射频通道中，且各分路合路单元顺序串联；所述校准信号处理单元分别与串联末端的分路合路单元和所述基带信号处理器相连。

进一步地，所述天线及射频通道包括顺序相连的收发信机和耦合器，所述耦合器与所述分路合路单元相连。

进一步地，串联首端的分路合路单元，分别与两个天线及射频通道相连。

进一步地，至少两个分路合路单元串联形成串联阵列，所述串联阵列的数量为至少两个；所述***还包括合路分路器，与各所述串联阵列相连，并与所述校准信号处理单元相连。

进一步地，至少两个分路合路单元串联形成串联阵列，所述串联阵列的数量为至少两个；所述***还包括至少一个干路分路合路单元，分别与所述串联阵列相连，且所述干路分路合路单元串联连接至所述校准信号处理单元。

本实用新型实施例提供的一种天线校准***，该***包括：N个天线及射频通道、与各天线及射频通道相连的基带信号处理器、设置在各天线及射频通道中的N-1个分路合路单元以及分别与分路合路单元和基带信号处理相连的校准信号处理器，其中，各分路合路单元顺序串联，串联末端与校准信号处理器相连。采用上述***，各分路合路单元顺序串联且设置于对应的天线及射频通道中可以节省校准***的空间，降低结构复杂度，减小信号校准线的长度和数量，同时减小传输损耗。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：

图1为本实用新型实施例一提供的天线校准***的结构示意图；

图2为本实用新型实施例一提供的天线及射频通道的结构示意图；

图3为本实用新型实施例二提供的天线校准***的结构示意图；

图4为本实用新型实施例三提供的天线校准***的结构示意图；

图5为本实用新型实施例四提供的天线发射校准方法的流程图；

图6为本实用新型实施例五提供的天线接收校准方法的流程图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部内容。

实施例一

图1为本实用新型实施例一提供的一种天线及射频通道校准***的结构示意图，如图1所示，所述***包括：基带信号处理器101，N个天线及射频通道102和校准信号处理单元103，其中N为大于等于2的整数；

所述基带信号处理器101，分别与各天线及射频通道102相连，用于与各天线及射频通道102之间收发测试信号；

所述***还包括N-1个分路合路单元104，每个分路合路单元104分别设置在一个天线及射频通道102中，且各分路合路单元104顺序串联，用于将各天线及射频通道102收发的测试信号逐一进行分路或合路；

校准信号处理单元103，分别与串联末端的分路合路单元104和所述基带信号处理器101相连，用于对测试信号进行校准，且反馈给所述基带信号处理器101进行校准补偿计算。

示例性的，测试信号为基带信号，具体的信号特性可以根据实际情况进行设定。当天线及射频通道102用于发射时，基带信号处理器101向所述天线及射频通道102发送信号。当天线及射频通道102用于接收时，基带信号处理101接收天线及射频通道102发送的信号。所述***还包括N-1个分路合路单元104串联，串联首端的分路合路单元104分别与两个天线及射频通道102相连。即串联首端的分路合路单元104设置在第二个天线及射频通道102中，分别与第一个天线及射频通道102、第二个天线通连102和下一个分路合路单元104串联。串联末端的分路合路单元104分别与对应的天线及射频通道102、上一个分路合路单元104和校准信号处理单元103相连。其余的分路合路单元104顺序串联，并与对应的天线及射频通道102相连。当天线及射频通道102发射校准时，分路合路单元104将对应的天线及射频通道102中的测试信号与串联的分路合路单元104发送的测试信号按照预设合路规则进行合路成一路信号，发送给下一个串联的分路合路单元104或校准信号处理单元103。当天线及射频通道接收校准时，分路合路单元104接收校准信号处理单元103或串联的分路合路单元104发送的测试信号并按照预设分路规则分路，发送给对应的天线及射频通道102和下一个串联的分路合路单元104。预设合路规则和预设分路规则可以根据实际情况进行设定，这里不作限定。所述***还包括校准信号处理单元103，当天线及射频通道102发射校准时，所述校准信号处理单元103接收串联末端分路合路单元104发送的测试信号，并对所述测试信号进行校准处理后反馈给基带信号处理器101，基带信号处理101将接收的测试信号与原始发送的测试信号进行比对，根据比对结果进行校准补偿计算确定测试信号的补偿结果并补偿。当天线及射频通道102接收校准时，所述校准信号处理单元103依次接收基带信号处理器101发出的测试信号，并将各测试信号进行校准处理并合并成一路测试信号发送给串联末端的分路合路单元104，各分路合路单元104逐一对测试信号进行分路并发送给对应的天线及射频通道102，天线及射频通道102将测试信号反馈给基带信号处理器101，基带信号处理101将接收的各测试信号与原始发送的测试信号进行比对，根据比对结果进行校准补偿计算确定测试信号的补偿结果并补偿。具体的校准规则和补偿计算法则可以根据实际情况进行设定，这里不作限定。

进一步的，所述天线及射频通道102包括顺序相连的收发信机1022和耦合器1021，所述耦合器1021与所述分路合路单元104相连。

示例性的，图2为本实用新型实施例一提供的天线及射频通道的结构示意图。如图2所示，所述天线及射频通道102包括顺序相连的收发信机1022和耦合器1021。其中收发信机1022与基带信号处理器101相连，耦合器1021与对应的分路合路单元104相连。

本实用新型实施例一提供的天线及射频通道校准***，该***包括：N个天线及射频通道、与各天线及射频通道相连的基带信号处理器、设置在各天线及射频通道中的N-1个分路合路单元和分别与分路合路单元和基带信号处理器相连的校准信号处理单元，其中，各分路合路单元顺序串联，串联末端与校准信号处理单元相连。采用上述***，各分路合路单元串联连接并置于对应的天线及射频通道中可以节省校准***的空间，降低结构复杂度，减小信号校准线的长度和数量，同时减小传输损耗。

实施例二

图3为本实用新型实施例二提供的一种天线及射频通道校准***的结构示意图，本实施例在实施例一提供的校准***的基础上增加了至少两个分路合路单元串联形成的串联阵列和合路分路器。如图3所示，所述***还包括：

至少两个分路合路单元104串联形成串联阵列106，所述串联阵列106的数量为至少两个；

所述***还包括合路分路器105，与各所述串联阵列106相连，并与所述校准信号处理单元103相连。

示例性的，至少两个分路合路单元104顺序串联形成一个串联阵列106，串联阵列106中的各分路合路单元104设置在对应的天线及射频通道102中。所述天线及射频通道校准***中包含至少两个串联阵列106。所述***还包括合路分路器105，各串联阵列106的串联末端分别与合路分路器105相连，即各串联阵列106之间为并连关系。合路分路器105可以将各串联阵列106发送的测试信号进行合路发送给校准信号处理单元103，还可以将校准信号处理单元103发送的测试信号进行分路发送给各串联阵列106。

本实用新型实施例二提供的一种天线及射频通道校准***，该***还包括至少两个串联阵列和合路分路器，所述串联阵列包括至少两个分路合路单元顺序串联。合路分路器与各所述串联阵列相连，并且还与所述校准信号处理单元相连。采用上述天线及射频通道校准***，串联阵列和各路分路器的使用可以增加***中天线及射频通道的数量，同时简化***结构，节省空间。

实施例三

图4为本实用新型实施例三提供的一种天线及射频通道校准***的结构示意图，本实施例在实施例一提供的天线及射频通道校准***的基础上增加了至少两个分路合路单元串联阵列和至少一个干路分路合路单元。如图4所示，所述***还包括：

至少两个分路合路单元104串联形成串联阵列106，所述串联阵列106的数量为至少两个；

所述***还包括至少一个干路分路合路单元107，分别与所述串联阵列106相连，且所述干路分路合路单元107串联连接至所述校准信号处理单元103。

示例性的，各干路分路合路单元107串联连接，并且分别与对应的串联阵列106相连，即各串联阵列106串联连接。首端的干路分路合路单元107分别与两个串联阵列106相连，尾端的干路分路合路单元107与校准信号处理单元103连接。各干路分路合路单元107可以按照预设规则对测试信号进行分路或合路。当天线及射频通道102发射校准时，各干路分路合路单元107依次将接收到的测试信号合成一路，当天线及射频通道103接收校准时，各干路分路合路单元107依次将接收到的测试信号分成两路。具体的预设规则可以根据实际情况进行设定，这里不作限定。

本实用新型实施例三提供的一种天线及射频通道校准***，该***还包括至少两个串联阵列和至少一个干路分路合路单元，所述串联阵列包括至少两个分路合路单元顺序串联。各所述串联阵列分别与对应的干路分路合路单元相连，各干路分路合路单元顺序串联且末端与所述校准信号处理单元相连。采用上述天线及射频通道校准***，串联阵列和干路分路合路单元的使用可以增加***中天线及射频通道的数量，同时还可以简化***的结构，节省空间。

实施例四

图5为本实用新型实施例四提供的一种天线及射频通道的发射校准方法的流程图，本实施例提供的发射校准方法由上述任意实施例提供的天线及射频通道校准***执行。如图5所示，该方法包括：

S510、发射通道校准时，各天线及射频通道获取基带信号处理器发出的原始测试信号，并传输所述原始测试信号至对应的分路合路单元。

示例性的，所述天线及射频通道包括收发信机和耦合器。收发信机获取基带信号处理器发出的原始测试信号，并发送至耦合器，耦合器将所述原始测试信号耦合至对应的分路合路单元。

S520、各所述分路合路单元依次将各原始测试信号进行合并，形成合并测试信号，并发送至所述校准信号处理单元。

示例性的，各分路合路单元依次将接收到的原始测试信号进行合并，串联末端的分路合路单元输出一路合并测试信号至校准信号处理单元，具体的合并规则可以根据实际情况进行设定，这里不作限定。

S530、所述校准信号处理单元接收所述合并测试信号，进行校准处理形成校准测试信号，并反馈给所述基带信号处理器。

示例性的，校准信号处理单元对接收到的合并测试信号进行校准处理形成校准测试信号，具体的校准处理规则可以根据实际情况进行设定，这里不作限定。形成校准测试信号后反馈给基带信号处理器。

S540、所述基带信号处理器将所述校准测试信号与所述原始测试信号进行比对，确定校准补偿结果。

示例性的，基带信号处理器将接收到的校准测试信号与原始测试信号进行比对，根据比对结果确定校准补偿结果，并根据补偿结果对原始测试信号进行补偿。

本实用新型实施例四提供的一种天线及射频通道的发射校准方法，各天线及射频通道获取基带信号处理器发射的原始测试信号并发送至对应的分路合路单元，各分路合路单元依次将原始测试信号进行合并，最终得到合并测试信号发送至校准信号处理单元，校准信号处理单元对合并测试信号进行校准处理形成校准测试信号并反馈给基带信号处理器，基带信号处理器将收到的校准测试信号与原始测试信号进行比对，并确定校准补偿结果。采用上述方法，可以减小天线及射频通道校准***的复杂度，同时节省空间，降低传输损耗，使得校准结果更加准确。

实施例五

图6为本实用新型实施例五提供的一种天线及射频通道的接收校准方法的流程图，本实施例提供的接收校准方法由上述任意实施例提供的天线及射频通道校准***执行。如图6所示，该方法包括：

S610、接收通道校准时，校准信号处理单元顺序获取基带信号处理器发出的各原始测试信号，对各原始测试信号进行校准处理并合并得到合并测试信号，并传输至对应的分路合路单元。

示例性的，各原始测试信号的发送时间不同，信号特性相同，原始测试信号的个数与天线及射频通道的个数相同。校准信号处理单元顺序获取基带信号处理器发送的各原始测试信号，对各原始测试信号进行校准处理并合成一路得到合并测试信号，并将合并测试信号传输给串联阵列末端的分路合路单元。

S620、各所述分路合路单元逐一将所述合并测试信号进行分路处理，得到校准测试信号，并分别发送至对应的天线及射频通道。

示例性的，分路合路单元串联阵列接收到合并测试信号，各分路合路单元按照预设的分路规则逐一将合并测试信号进行分路处理，每个分路合路单元分路后得到两路信号，并分别发送至对应的天线及射频通道和下一个分路合路单元，各天线及射频通道接收的信号为校准测试信号，串联阵列首端的分路合路单元将接收的信号分成两路分别发送给第一个和第二个天线及射频通道。具体的分路规则可以根据实际情况进行设定，这里不作限定。

S630、各所述天线及射频通道将获取的所述校准测试信号发送至所述基带信号处理器。

示例性的，各分路合路单元将分路得到的校准测试信号发送至对应的天线及射频通道，各天线及射频通道中的耦合器接收到校准测试信号并耦合至收发信机，由收发信机发送至基带信号处理器。

S640、所述基带信号处理器将接收的所述校准测试信号依次与所述原始测试信号进行比对，确定校准补偿结果。

示例性的，基带信号处理器接收各天线及射频通道发送的校准测试信号，并依次与原始测试信号进行比对，确定校准补偿结果，并根据补偿结果对所述原始测试信号进行补偿。

本实用新型实施例五提供的一种天线及射频通道的接收校准方法，校准信号处理单元依次获取基带信号处理器发出的原始测试信号，并对各原始测试信号校准处理并合并成合并测试信号，发送给对应的分路合路单元，各分路合路单元逐一对合并测试信号进行分路，得到各校准测试信号并发送至对应的天线及射频通道，各天线及射频通道将接收的校准测试信号发送给基带信号处理器，基带信号处理器将接收的校准测试信号依次与所述原始测试信号进行比对得到校准补偿结果。采用上述方法，可以减小天线及射频通道校准***的复杂度，同时节省空间，降低传输损耗，使得校准结果更加准确。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (5)

1.一种天线校准***，其特征在于，包括：基带信号处理器、N个天线及射频通道、N-1个分路合路单元、和校准信号处理单元，其中N为大于等于2的整数：

所述基带信号处理器分别与各天线及射频通道相连；

所述每个分路合路单元分别设置在一个天线及射频通道中，且各分路合路单元顺序串联；

所述校准信号处理单元分别与串联末端的分路合路单元和所述基带信号处理器相连。

2.根据权利要求1所述的***，其特征在于，所述天线及射频通道包括顺序相连的收发信机和耦合器，所述耦合器与所述分路合路单元相连。

3.根据权利要求1所述的***，其特征在于，串联首端的分路合路单元，分别与两个天线及射频通道相连。

4.根据权利要求1所述的***，其特征在于，

至少两个分路合路单元串联形成串联阵列，所述串联阵列的数量为至少两个；

所述***还包括合路分路器，与各所述串联阵列相连，并与所述校准信号处理单元相连。

5.根据权利要求1所述的***，其特征在于：

至少两个分路合路单元串联形成串联阵列，所述串联阵列的数量为至少两个；

所述***还包括至少一个干路分路合路单元，分别与所述串联阵列相连，且所述干路分路合路单元串联连接至所述校准信号处理单元。