CN205193723U - 一种硬盘分时上电*** - Google Patents
一种硬盘分时上电*** Download PDFInfo
- Publication number
- CN205193723U CN205193723U CN201521031567.1U CN201521031567U CN205193723U CN 205193723 U CN205193723 U CN 205193723U CN 201521031567 U CN201521031567 U CN 201521031567U CN 205193723 U CN205193723 U CN 205193723U
- Authority
- CN
- China
- Prior art keywords
- hard disk
- voltage
- switching device
- power
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Abstract
本实用新型公开了一种硬盘分时上电***,包括具有至少两个I/O端口的控制器、与所述I/O端口一一对应相连的硬盘上电电路,每一路硬盘上电电路包括与I/O端口相连的开关器件、与开关器件相连的功率器件,和至少一个与功率器件相连并接有第一电压的硬盘;控制器用于发送开关信号给对应的开关器件并控制该开关器件的通断,功率器件用于根据开关器件的通断向至少一个与该功率器件相连并接有第一电压的硬盘提供第二电压。所述***无需依赖结构较为复杂的逻辑模块等即可实现所有硬盘的分时上电,从而简化了电路结构、降低了成本;而且,由于各硬盘可根据控制器的控制,随时断电或重启,从而使得***的灵活性较强,***性能得到进一步提高。
Description
技术领域
本实用新型涉及硬盘阵列领域,尤其涉及一种硬盘分时上电***。
背景技术
对于大盘位存储设备,即具备多个硬盘的硬盘阵列存储设备来说,其存储硬盘在上电时,供给硬盘的+5V和+12V的耗电流会比硬盘稳定运行时大很多,且,由于基于成本考虑,在为大盘位存储设备选择电源时通常是根据***稳定运行时的功耗来选择的,因此,当其各个硬盘同时上电时,已选定的电源模块的负荷会非常大,甚至可能会出现电源供给能力不够的情况。
为了解决上述问题,中国专利CN201732568U提供了一种在硬盘阵列***中降低电源功率要求的***,该***包括:时钟模块、开关信号分配模块、毛刺滤波模块、开关信号隔离模块,以及电子开关模块;其中,时钟模块为开关信号分配模块提供基准时钟,使得开关信号分配模块产生各硬盘所需的电源开关信号,开关信号经过毛刺滤波模块消除毛刺后,通过开关信号隔离模块到达电子开关,进而控制电子开关来开启硬盘电源,以达到多硬盘分时启动,降低***对电源的功率要求的目的。
但是,对于大盘位存储设备来说,这种方案的硬件线路实现较为复杂,除了需要各个结构较为复杂的逻辑模块之外,每一个硬盘还需要设置两组电子开关模块,例如,以将P-MOS(P-Mental-Oxide-Semiconductor,P型金属-氧化物-半导体)作为电子开关模块的核心器件来说,那么24盘位的硬件电路则需要48组P-MOS,从而极大地增加了***的复杂性、提高了***成本。另外,由于该***在所有硬盘电源开关被打开时,后续时钟输入不再起作用,硬盘的电源开关一直保持导通状态,无法对硬盘进行重启操作,从而使得***的灵活性也并不佳。
综上所述,现有的硬盘分时上电方式存在线路复杂、成本较高、以及灵活性较低等的问题,因此,亟需一种新的硬盘分时上电***,来解决上述问题。
实用新型内容
本实用新型实施例提供了一种硬盘分时上电***,用以解决现有的硬盘分时上电方式存在线路复杂、成本较高、以及灵活性较低等的问题。
本实用新型实施例提供了一种硬盘分时上电***,所述***包括:
具有至少两个I/O(输入输出)端口的控制器;
与所述控制器的I/O端口一一对应相连的至少两路硬盘上电电路,每一路硬盘上电电路包括与控制器的I/O端口相连的开关器件、与开关器件相连的功率器件,和至少一个与功率器件相连并接有第一电压的硬盘;
其中,所述控制器用于发送开关信号给对应的开关器件并控制所述开关器件的通断,所述功率器件用于根据所述开关器件的通断向至少一个与所述功率器件相连并接有第一电压的硬盘提供第二电压。
可选地,所述第一电压为+12V,所述第二电压为+5V。
进一步可选地,所述功率器件为N-MOS(N-Mental-Oxide-Semiconductor,N型金属-氧化物-半导体场效应晶体管),所述N-MOS的漏极和第二电压相连,源极和至少一个与功率器件相连并接有第一电压的硬盘相连,栅极和与所述功率器件相对应的开关器件的第一端相连;
所述与所述功率器件相对应的开关器件的第一端和第一上拉电压相连,第二端接地,第三端和所述控制器的对应的I/O端口相连。
可选地,所述第一上拉电压为+12V。
进一步可选地,所述功率器件为P-MOS,所述P-MOS的源极和第二电压相连,漏极和至少一个与功率器件相连并接有第一电压的硬盘相连,栅极和与所述功率器件相对应的开关器件的第一端相连;
所述与所述功率器件相对应的开关器件的第一端和第二上拉电压相连,第二端接地,第三端和所述控制器的对应的I/O端口相连。
可选地,所述第二上拉电压为+5V。
同样可选地,所述开关器件为三极管或场效应晶体管。
本实用新型有益效果如下:
本实用新型实施例提供了一种硬盘分时上电***,包括具有至少两个I/O端口的控制器;与所述控制器的I/O端口一一对应相连的至少两路硬盘上电电路,每一路硬盘上电电路包括与控制器的I/O端口相连的开关器件、与开关器件相连的功率器件,和至少一个与功率器件相连并接有第一电压的硬盘;其中,所述控制器用于发送开关信号给对应的开关器件并控制所述开关器件的通断,所述功率器件用于根据所述开关器件的通断向至少一个与所述功率器件相连并接有第一电压的硬盘提供第二电压。也就是说,所述***可分别控制与所述控制器的各I/O端口相对应的至少一个硬盘的上电或断电,以使得在硬盘上电时,所有硬盘可分时进行上电,降低了对电源的功率要求;且,由于控制器的每个I/O端口只对应一个开关器件、一个功率器件,便可控制至少一个硬盘,即无需依赖结构较为复杂的逻辑模块等即可实现所有硬盘的分时上电,因而使得电路简单、成本低廉;另外,由于控制器可在***运行时,灵活地控制各硬盘的断电或重启,因此,使得***的灵活性较强,***的性能得到进一步提高。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1所示为本实用新型实施例提供的所述硬盘分时上电***的结构示意图;
图2所示为本实用新型实施例所述以N-MOS为功率器件的硬盘分时上电***的结构示意图;
图3所示为本实用新型实施例所述以P-MOS为功率器件的硬盘分时上电***的结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型作进一步地详细描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本实用新型保护的范围。
本实用新型实施例提供了一种硬盘分时上电***,所述硬盘分时上电***可适用于大盘位存储设备,即具备多个硬盘的硬盘阵列存储设备,对此不作任何限定。
具体地,如图1所示,其为本实施例提供的所述硬盘分时上电***的结构示意图,所述***包括:
具有至少两个I/O端口的控制器101;
与所述控制器101的I/O端口一一对应相连的至少两路硬盘上电电路,每一路硬盘上电电路包括与控制器101的I/O端口相连的开关器件102、与开关器件102相连的功率器件103,和至少一个与功率器件103相连并接有第一电压的硬盘104;
其中,所述控制器101用于发送开关信号给对应的开关器件102并控制所述开关器件102的通断,所述功率器件103用于根据所述开关器件102的通断向至少一个与所述功率器件103相连并接有第一电压的硬盘104提供第二电压。
需要说明的是,针对任一开关器件102,当控制器101基于与所述开关器件102相对应的I/O端口向所述开关器件102输出第一开关信号时,所述开关器件102可执行第一动作,使得与所述开关器件102相对应的功率器件103向其对应的至少一个硬盘104提供第二电压;当控制器101基于与所述开关器件102相对应的I/O端口向所述开关器件102输出第二开关信号时,所述开关器件102可执行第二动作,使得与所述开关器件102相对应的功率器件103不向其对应的至少一个硬盘104提供第二电压;
其中,所述第二电压为用于控制硬盘逻辑功能开启的启动电压,所述第一电压为用于在硬盘逻辑功能开启后,维持硬盘电机运转的运转电压。
需要说明的是,所述控制器101可为单片机(MicrocontrollerUnit,MCU)、可编程逻辑器件(programmablelogicdevice,PLD)、可编程控制器(ProgrammableLogicController,PLC)等任意的能够向开关器件发送开关信号,以控制开关器件导通或断开的控制器件,本实施例在此不作任何限定。
另外,针对任意两个开关器件102,所述控制器101向所述任意两个开关器件102输出对应的开关信号、以使得与所述任意两个开关器件102相对应的功率器件103向其对应的至少一个硬盘104提供第二电压的时间点相同或不同。
还需说明的是,所述开关器件102的第一动作为断开,第二动作为导通;或者,第一动作为导通,第二动作为断开,对此均不作赘述。
即,控制器101可通过控制向不同的开关器件102发送相应的开关信号的时间点,来控制不同的开关器件102的断开时间点或导通时间点,进而控制不同硬盘104的上电时间点,以达到分时上电的效果。
例如,以向开关器件102输入第一开关信号,使得开关器件102断开,进而使得与所述开关器件102相对应的功率器件103向其对应的至少一个硬盘104提供第二电压为例,控制器101可通过控制向不同的开关器件102发送相应的第一开关信号的时间点,来控制不同的开关器件102的断开时间点,进而控制不同硬盘104的上电时间点,以达到分时上电的效果。
进一步地,需要说明的是,由于依据硬盘的特性,硬盘电机运转的条件包括:接入启动电压(如+5V电压),即启动硬盘逻辑功能,以及接入运转电压(如+12V电机电压);当启动电压(如+5V电压)不接入时,硬盘逻辑功能关闭,即使有运转电压(如+12V电机电压)接入硬盘,硬盘电机也不会运转,即无法产生运转电压(如+12V电机电压)的负载。因此,基于该特性,在本实施例提供的所述***中,每个硬盘都与第一电压(即运转电压)直接相连,即,不另外进行第一电压的分时接入处理,并且可通过分时控制各硬盘的第二电压(即启动电压)的接入与否来间接控制各硬盘的第一电压的负载,以简化分时上电***。
具体地,各硬盘104的第二电压,即启动电压的接入与否受所述控制器101控制。针对任一硬盘104,当控制器101控制与该硬盘104相对应的开关器件102断开时,与该硬盘104相对应的功率器件103可向该硬盘104提供启动电压,使得该硬盘104的逻辑功能开启,电机开始运转,此时始终与该硬盘104直接相连的运转电压也开始有负载,从而维持该硬盘104电机的运转;当控制器101控制与该硬盘104相对应的开关器件102导通时,与该硬盘104相对应的功率器件103可停止向该硬盘104提供启动电压,使得该硬盘104的逻辑功能关闭,电机随之停止工作,此时与该硬盘104直接相连的运转电压也无负载,无法维持硬盘104电机的运转。即控制器101只需控制各个硬盘104的第二电压的接入与否,即可控制各硬盘的上电或断电,本实施例在此不作赘述。
需要说明的是,在本实施例中,除了可设置为开关器件102的断开,使得与所述开关器件102相对应的功率器件103向其对应的至少一个硬盘104提供第二电压(即启动电压)之外,还可设置为,开关器件102的导通,使得与所述开关器件102相对应的功率器件103向其对应的至少一个硬盘104提供第二电压,对此不作赘述。
另外,优选地,在本实施例中,为了更加精确地对各硬盘104进行分时上电的控制,每个功率器件103可只与一个硬盘104相连,即控制器101的各I/O端口分别对应一个硬盘104,以使得控制器101可更为准确地控制每个硬盘104的上电时间点。
当然,需要说明的是,在硬盘104数量较多时,为了简化***结构,每个功率器件103也可与多个硬盘104相连,即控制器101的各I/O端口分别对应多个硬盘104,使得控制器101可较为简便地控制每组硬盘104的上电时间点。
例如,以16盘位的存储设备为例,此时,可仅需一个控制器101、4个开关器件102以及4个分别接有4个硬盘104的功率器件103,以达到简化***结构的目的。
进一步地,需要说明的是,根据实际需求,各功率器件103连接硬盘104的数目可相同也可不同,本实施例在此不作任何限定。
由本实施例所述的上述内容可知,本实施提供的所述硬盘分时上电***,可分别控制与控制器的各I/O端口相对应的至少一个硬盘的上电或断电,以使得在硬盘上电时,所有硬盘可分时进行上电,降低了对电源的功率要求;且,由于控制器的每个I/O端口只对应一个开关器件、一个功率器件,便可控制至少一个硬盘,即无需依赖结构较为复杂的逻辑模块等即可实现所有硬盘的分时上电,因而使得电路简单、成本低廉;另外,由于控制器可在***运行时,灵活地控制各硬盘的断电或重启(如基于软件控制各硬盘的断电或重启等),因此,使得***的灵活性较强,***的性能得到进一步提高。
进一步地,与现有硬盘的供电原理类似,所述第一电压可为+12V,所述第二电压可为+5V,本实施例在此不再赘述。
可选地,所述功率器件103可为N-MOS或P-MOS等。
具体地,当所述功率器件103为N-MOS时,本实施例所述***的结构具体可如图2所示,由图2可知:
所述N-MOS的漏D极和第二电压相连,源S极和至少一个与功率器件103相连并接有第一电压的硬盘104相连,栅G极和与所述功率器件103相对应的开关器件102的第一端相连;
所述与所述功率器件103相对应的开关器件102的第一端和第一上拉电压相连,第二端接地,第三端和所述控制器101的对应的I/O端口相连。
需要说明的是,当所述控制器101通过对应的I/O端口向与所述功率器件103相对应的开关器件102输出的开关信号,使得所述开关器件102的第一端、第二端断开时,所述功率器件103的G极接第一上拉电压,使得所述功率器件103导通,并向与其对应的至少一个硬盘104提供第二电压,使得硬盘104的逻辑功能开启、电机运转;
当所述控制器101通过对应的I/O端口向与所述功率器件103相对应的开关器件102输出的开关信号,使得所述开关器件102的第一端、第二端导通时,所述功率器件103的G极接地,使得所述功率器件103夹断,以停止向与其对应的至少一个硬盘104提供第二电压,使得硬盘104逻辑功能关闭、电机停止运转。
其中,需要说明的是,针对任一开关器件102,所述开关器件102的第一端具体可通过一上拉电阻(如图2中所示的R1或R2等)与相应的第一上拉电压相连,此处不再赘述。
另外,需要说明的是,为了提高电压选取的便捷性,且,降低***供电电源模块的数量,所述第一上拉电压也可为+12V,以与所述第一电压共用同一电源模块、以避免***的额外电源供给。当然,可选地,所述第一上拉电压也可为一合理的电压取值范围之内的任一值,本实施例在此不作任何限定。
例如,当***中的功率器件103为N-MOS时,由于N-MOS的导通条件为G极与S极之间的电压差值(即Vgs)大于第一设定阈值(第一设定阈值由N-MOS管自身性质决定),因而,只要第一上拉电压的取值能够使得N-MOS的G极与S极之间的电压差值(即Vgs)大于第一设定阈值均可,本实施例对此不作赘述。
可选地,当所述功率器件103为P-MOS时,本实施例所述***的结构具体可如图3所示,由图3可知:
所述P-MOS的S极和第二电压相连,D极和至少一个与功率器件103相连并接有第一电压的硬盘104相连,G极和与所述功率器件103相对应的开关器件102的第一端相连;
所述与所述功率器件103相对应的开关器件102的第一端和第二上拉电压相连,第二端接地,第三端和所述控制器101的对应的I/O端口相连。
需要说明的是,当所述控制器101通过对应的输入输出端口向与所述功率器件103相对应的开关器件102输出的开关信号,使得所述开关器件102的第一端、第二端导通时,所述功率器件103的G极接地,使得所述功率器件103导通,并向与其对应的至少一个硬盘104提供第二电压,使得硬盘104的逻辑功能开启、电机运转;
当所述控制器101通过对应的输入输出端口向与所述功率器件103相对应的开关器件102输出的开关信号,使得所述开关器件102的第一端、第二端断开时,所述功率器件103的G极接第二上拉电压,使得所述功率器件103夹断,以停止向与其对应的至少一个硬盘104提供第二电压,使得硬盘104逻辑功能关闭、电机停止运转。
其中,需要说明的是,针对任一开关器件102,所述开关器件102的第一端具体可通过一上拉电阻(如图3中所示的R1或R2等)与相应的第二上拉电压相连,此处不再赘述。
另外,需要说明的是,为了提高电压选取的便捷性,且,降低***供电电源模块的数量,所述第二上拉电压也可为+5V,以与所述第二电压共用同一电源模块、以避免***的额外电源供给。当然,可选地,所述第二上拉电压也可为一合理的电压取值范围之内的任一值,本实施例在此不作任何限定。
例如,当***中的功率器件103为P-MOS时,由于P-MOS的导通条件为G极与S极之间的电压差值(即Vgs)小于第二设定阈值(第二设定阈值由P-MOS管自身性质决定),因而,只要第二上拉电压的取值能够使得P-MOS的G极与S极之间的电压差值(即Vgs)大于等于第二设定阈值均可,本实施例对此不作赘述。
另外,需要说明的是,由于在初始状态,各硬盘104均是尚未上电的,即,各开关器件102均接有相应的用于使得其控制与其相对应的功率器件103向对应的至少一个硬盘104不提供第二电压的开关信号。例如,以图2为例,可认为在初始状态,各开关器件102均接有相应的用于使得其第一端、第二端导通,以使得与各开关器件102相对应的功率器件103向其对应的至少一个硬盘104不提供第二电压的开关信号;以图3为例,可认为在初始状态,各开关器件102均接有相应的用于使得其第一端、第二端断开,以使得与各开关器件102相对应的功率器件103向其对应的至少一个硬盘104不提供第二电压的开关信号。
因而,此时,可仅通过控制向各开关器件102输入的用于使得其控制与其相对应的功率器件103向对应的至少一个硬盘104提供第二电压的开关信号的输入时间点以及时长,即可控制各开关器件102对应的硬盘104的分时上电以及上电时长。
例如,以图2为例,可仅通过控制向各开关器件102输入的用于使得其第一端、第二端断开的开关信号的输入时间点以及时长,即可控制各开关器件102对应的硬盘104的分时上电以及上电时长;以图3为例,可仅通过控制向各开关器件102输入的用于使得其第一端、第二端导通的开关信号的输入时间点以及时长,即可控制各开关器件102对应的硬盘104的分时上电以及上电时长。
或者,此时,也可仅通过控制停止向各开关器件102输入用于使得其控制与其相对应的功率器件103向对应的至少一个硬盘104不提供第二电压的开关信号的时间点,即可实现各开关器件102对应的硬盘104的分时上电。
例如,以图2为例,可仅通过控制停止向各开关器件102输入用于使得其第一端、第二端导通的开关信号的时间点,即可实现各开关器件102对应的硬盘104的分时上电;以图3为例,可仅通过控制停止向各开关器件102输入用于使得其第一端、第二端断开的开关信号的时间点,即可实现各开关器件102对应的硬盘104的分时上电,对此不作赘述。
另外,出于硬件电路成本考虑,所述功率器件103优选为N-MOS,本实施例在此不再赘述。
可选地,所述开关器件102可为三极管或场效应晶体管,如MOS管等,也可为其他任意的能够实现本实施例所述的开关控制功能的开关器件102,本实施例在此不作任何限定。
下面将以两个具体实例来说明本实施例所述的硬盘分时上电***的具体工作流程:
实例一:
假设,控制器有两个I/O口:I/O1和I/O2,分别与开关器件K1和K2对应相连,功率器件采用N-MOS管N1和N2,且N1和N2的G极分别与K1和K2对应相连,N1的S极接硬盘1,N2的S极接硬盘2以及硬盘3,第一电压、第二电压和第一上拉电压分别为+12V、+5V和+12V,则,此时,所述硬盘分时上电***的结构具体可如图2所示。由图2可知,此时,所述硬盘分时上电***的工作流程具体可为:
步骤1:***得电运行,若控制器根据实际上电需求,确定需控制硬盘1上电、硬盘2与3断电,则通过I/O1端口向K1输出第一开关信号,以控制K1断开,使得N1的G极接+12V的第一上拉电压,N1导通,硬盘1接入+5V电压,逻辑功能开启,电机运转;与此同时,控制器的I/O2端口向K2输出第二开关信号,以控制K2导通;
特殊地,由于在初始状态,各硬盘均是尚未上电的,因而,以图2为例,可认为在初始状态,各开关器件102均接有相应的用于使得其第一端、第二端导通、以使得与各开关器件102相对应的功率器件103向其对应的至少一个硬盘不提供第二电压的第二开关信号。因而,步骤1也可执行为:
若控制器根据实际上电需求,确定需控制硬盘1上电、硬盘2与3断电,则停止向K1输出第二开关信号,以控制K1断开,使得N1的G极接+12V的第一上拉电压,N1导通,硬盘1接入+5V电压,逻辑功能开启,电机运转;与此同时,控制器的I/O2端口保持向K2输出第二开关信号,以控制K2导通;即,此时,可认为,不向对应的开关器件102输入第二开关信号即相当于向对应的开关器件102输入第一开关信号,此处不再赘述。
步骤2:当控制器根据实际上电需求,确定需控制硬盘2与3也上电时,通过控制器的I/O2端口向K2输出第一开关信号,以控制K2断开,使得N2的G极接+12V的第一上拉电压,N2导通,硬盘2以及硬盘3接入+5V电压,逻辑功能开启,电机运转;与此同时,K1保持断开,硬盘1正常运转;
步骤3:硬盘1、硬盘2以及硬盘3正常运转时,当控制器根据实际上电需求,确定需控制硬盘1断电时,通过控制器的I/O1端口向K1输出第二开关信号,以控制K1导通,使得N1的G极接地,N1夹断,硬盘1断电,逻辑功能关闭,电机停止运转;
步骤4:当控制器根据实际上电需求,确定需再次控制硬盘1上电时,通过控制器的I/O1端口再次向K1输出第一开关信号,以控制K1断开,使得N1的G极接+12V的第一上拉电压,N1导通,硬盘1接入+5V电压,逻辑功能开启,电机恢复运转。
需要说明的是,各硬盘的上电、断电以及重启的先后顺序均可根据实际情况灵活设置(硬盘2和硬盘3共同对应I/O1端口,所以两者的上电或断电完全同步),本实例只是对所述***的工作流程进行了示意说明,本实施例在此不作赘述。
实例二:
假设,控制器有两个I/O口:I/O1和I/O2,分别与开关器件K1和K2对应相连,功率器件采用P-MOS管P1和P2,且P1和P2的G极分别与K1和K2对应相连,P1的D极接硬盘1,P2的D极接硬盘2以及硬盘3,第一电压、第二电压和第二上拉电压分别为+12V、+5V和+5V,则,此时,所述硬盘分时上电***的结构具体可如图3所示。由图3可知,此时,所述硬盘分时上电***的工作流程具体可为:
步骤1:***得电运行,若控制器根据实际上电需求,确定需控制硬盘1上电、硬盘2与3断电,则通过I/O1端口向K1输出第一开关信号,以控制K1导通,使得P1的G极接地,P1导通,硬盘1接入+5V电压,逻辑功能开启,电机运转;与此同时,控制器的I/O2端口向K2输出第二开关信号,以控制K2断开;
特殊地,由于在初始状态,各硬盘均是尚未上电的,因而,以图3为例,可认为在初始状态,各开关器件102均接有相应的用于使得其第一端、第二端断开、以使得与各开关器件102相对应的功率器件103向其对应的至少一个硬盘不提供第二电压的第二开关信号。因而,步骤1也可执行为:
若控制器根据实际上电需求,确定需控制硬盘1上电、硬盘2与3断电,则停止向K1输出第二开关信号,以控制K1导通,使得P1的G极接地,P1导通,硬盘1接入+5V电压,逻辑功能开启,电机运转;与此同时,控制器的I/O2端口保持向K2输出第二开关信号,以控制K2断开;即,此时,可认为,不向对应的开关器件102输入第二开关信号即相当于向对应的开关器件102输入第一开关信号,此处不再赘述。
步骤2:当控制器根据实际上电需求,确定需控制硬盘2与3也上电时,通过控制器的I/O2端口向K2输出第一开关信号,以控制K2导通,使得P2的G极接地,P2导通,硬盘2以及硬盘3接入+5V电压,逻辑功能开启,电机运转;与此同时,K1保持导通,硬盘1正常运转;
步骤3:硬盘1、硬盘2以及硬盘3正常运转时,当控制器根据实际上电需求,确定需控制硬盘1断电时,通过控制器的I/O1端口向K1输出第二开关信号,以控制K1断开,使得P1的G极接+5V的第二上拉电压,P1夹断,硬盘1断电,逻辑功能关闭,电机停止运转;
步骤4:当控制器根据实际上电需求,确定需再次控制硬盘1上电时,通过控制器的I/O1端口再次向K1输出第一开关信号,以控制K1导通,使得P1的G极接地,P1导通,硬盘1接入+5V电压,逻辑功能开启,电机恢复运转。
需要说明的是,各硬盘的上电、断电以及重启的先后顺序均可根据实际情况灵活设置(硬盘2和硬盘3共同对应I/O1端口,所以两者的上电或断电完全同步),本实例只是对所述***的工作流程进行了示意说明,本实施例在此不作赘述。
本实用新型实施例提供了一种硬盘分时上电***,包括具有至少两个I/O端口的控制器;与所述控制器的I/O端口一一对应相连的至少两路硬盘上电电路,每一路硬盘上电电路包括与控制器的I/O端口相连的开关器件、与开关器件相连的功率器件,和至少一个与功率器件相连并接有第一电压的硬盘;其中,所述控制器用于发送开关信号给对应的开关器件并控制所述开关器件的通断,所述功率器件用于根据所述开关器件的通断向至少一个与所述功率器件相连并接有第一电压的硬盘提供第二电压。
也就是说,所述***可分别控制与所述控制器的各I/O端口相对应的至少一个硬盘的上电或断电,以使得在硬盘上电时,所有硬盘可分时进行上电,降低了对电源的功率要求;且,由于控制器的每个I/O端口只对应一个开关器件、一个功率器件,便可控制至少一个硬盘,即无需依赖结构较为复杂的逻辑模块等即可实现所有硬盘的分时上电,因而使得电路简单、成本低廉;另外,由于控制器可在***运行时,灵活地控制各硬盘的断电或重启,因此,使得***的灵活性较强,***的性能得到进一步提高。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (7)
1.一种硬盘分时上电***,其特征在于,所述***包括:
具有至少两个I/O端口的控制器;
与所述控制器的I/O端口一一对应相连的至少两路硬盘上电电路,每一路硬盘上电电路包括与控制器的I/O端口相连的开关器件、与开关器件相连的功率器件,和至少一个与功率器件相连并接有第一电压的硬盘;
其中,所述控制器用于发送开关信号给对应的开关器件并控制所述开关器件的通断,所述功率器件用于根据所述开关器件的通断向至少一个与所述功率器件相连并接有第一电压的硬盘提供第二电压。
2.如权利要求1所述的***,其特征在于,所述第一电压为+12V,所述第二电压为+5V。
3.如权利要求1所述的***,其特征在于,所述功率器件为N-MOS,所述N-MOS的漏极和第二电压相连,源极和至少一个与功率器件相连并接有第一电压的硬盘相连,栅极和与所述功率器件相对应的开关器件的第一端相连;
所述与所述功率器件相对应的开关器件的第一端和第一上拉电压相连,第二端接地,第三端和所述控制器的对应的I/O端口相连。
4.如权利要求3所述的***,其特征在于,所述第一上拉电压为+12V。
5.如权利要求1所述的***,其特征在于,所述功率器件为P-MOS,所述P-MOS的源极和第二电压相连,漏极和至少一个与功率器件相连并接有第一电压的硬盘相连,栅极和与所述功率器件相对应的开关器件的第一端相连;
所述与所述功率器件相对应的开关器件的第一端和第二上拉电压相连,第二端接地,第三端和所述控制器的对应的I/O端口相连。
6.如权利要求5所述的***,其特征在于,所述第二上拉电压为+5V。
7.如权利要求1所述的***,其特征在于,所述开关器件为三极管或场效应晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201521031567.1U CN205193723U (zh) | 2015-12-11 | 2015-12-11 | 一种硬盘分时上电*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201521031567.1U CN205193723U (zh) | 2015-12-11 | 2015-12-11 | 一种硬盘分时上电*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205193723U true CN205193723U (zh) | 2016-04-27 |
Family
ID=55786696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201521031567.1U Expired - Fee Related CN205193723U (zh) | 2015-12-11 | 2015-12-11 | 一种硬盘分时上电*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205193723U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110518930A (zh) * | 2019-07-24 | 2019-11-29 | 浙江大华技术股份有限公司 | 分时上电电路及装置 |
-
2015
- 2015-12-11 CN CN201521031567.1U patent/CN205193723U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110518930A (zh) * | 2019-07-24 | 2019-11-29 | 浙江大华技术股份有限公司 | 分时上电电路及装置 |
CN110518930B (zh) * | 2019-07-24 | 2021-07-27 | 浙江大华技术股份有限公司 | 分时上电电路及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105630724B (zh) | 一种USB Type‑C***控制电路 | |
WO2022161356A1 (zh) | 一种开机控制电路及其相关装置 | |
CN103326458A (zh) | 一种外部电源和电池供电的电源切换电路及切换方法 | |
CN103294641A (zh) | 用于***管理的有限状态机 | |
CN110518930A (zh) | 分时上电电路及装置 | |
US11372470B2 (en) | Control system for controlling intelligent system to reduce power consumption based on bluetooth device | |
CN109062392A (zh) | 一种自动切换服务器板卡供电的设备、方法及*** | |
CN105406845A (zh) | 一种pmos关断控制电路及供电装置 | |
US8762753B2 (en) | Power management circuit using two configuration signals to control the power modes of two circuit modules using two crosslinked multiplexers and a level shifter | |
CN205193723U (zh) | 一种硬盘分时上电*** | |
CN107733413B (zh) | 一种预装电池***的智能开关电路和智能终端 | |
CN204116848U (zh) | 一种多电源控制电路 | |
CN201039354Y (zh) | 一种低功耗电路 | |
CN204205704U (zh) | 一种电源选择电路 | |
CN204595520U (zh) | 一种信号检测电路 | |
CN204205708U (zh) | 一种多输入电源切换电路 | |
CN111474871B (zh) | 家电控制***的供电控制装置及方法 | |
CN106533875A (zh) | 一种rs485线路选择器电路 | |
CN207502953U (zh) | 电源时序控制电路 | |
CN102420694A (zh) | 基于数据总线的设备远程唤醒*** | |
CN203135828U (zh) | 电源开关机电路 | |
CN207968360U (zh) | 一种控制直流马达输出稳定fg信号的电路 | |
CN111077764A (zh) | 一种兼顾上电和复位的冷热备负载交叉控制方法及电路 | |
CN206517431U (zh) | 一种rs485线路选择器电路 | |
CN221008112U (zh) | 一种应用于物联网无线仪表的断电式阀门控制抗干扰电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160427 Termination date: 20201211 |