一种PMOS关断控制电路及供电装置
技术领域
本发明涉及电源技术领域,特别涉及一种PMOS关断控制电路及供电装置。
背景技术
随着电子产品的普及应用,半导体器件技术得到了飞速发展。其中,PMOS管作为电子开关器件越来越多地应用至电子产品中。由于PMOS管的栅极G与源级S之间存在其本身的寄生电容CGS、及额外加入的防干扰电容,因此在使用中需要特别注意由于G-S间的电容而导致PMOS管关断速度减慢的问题。
一般地,设备在供电端失电后,输出端的各组输出需要按照特定的顺序进行掉电。电源在AC(市交流电)掉电后,各组输出还会保持正常水平约10mS~20mS。如果某路负载比较小,那么其保持时间会更长。保持时间太长可能会带来一些负面效果。例如,电源输出+12V给audio(音频器件)供电,当AC断电后,如果主板接到指令停止工作,而+12V还会保持一段比较长的时间,那么audio在电源+12V正常供电的情况下,因不受主板控制而产生‘噗’的***声。
为了防止产生‘噗’的***声,设计人员会先关断给audio供电的+12V,然后再关断主板。关断给audio供电的+12V的常见方法是直接在电源输出端加重假负载,使+12V快速掉电;或者电源输出端与audio供电端用PMOS做电子开关,然后再在audio供电端加重假负载,使其供电电压迅速下降。
这两种方法其根本都是通过增加假负载而加速掉电的。为了快速关断PMOS管而必须增加假负载就等于增加了功率损耗,此部分损耗完全以热能释放出去,因此降低了整机的效率。
因此,有必要对现有技术进行改进。
发明内容
鉴于上述现有技术的不足之处,本发明的目的在于提供一种PMOS关断控制电路及供电装置,以解决现有为快速关断PMOS管而必须加重假负载进而导致整机效率降低的问题。
为了达到上述目的,本发明采取了以下技术方案:
一种PMOS关断控制电路,其包括:控制单元和开关单元;
所述控制单元根据PMOS管电路关断时的放电电流控制开关单元导通,使放电电流通过控制单元和开关单元形成的回路放电。
所述的PMOS关断控制电路中,所述控制单元包括第一电阻和第一二极管;
所述第一电阻的一端为PMOS关断控制电路的输入端;第一电阻的另一端与第一二极管的正极连接,第一电阻的另一端为PMOS关断控制电路的控制端;第一二极管的负极连接开关单元。
所述的PMOS关断控制电路中,所述开关单元包括第一三极管;
所述第一三极管的基极连接第一二极管的负极;第一三极管的集电极为PMOS关断控制电路的第一输出端;第一三极管的发射极为PMOS关断控制电路的第二输出端。
所述的PMOS关断控制电路中,所述开关单元还包括第三三极管;
所述第三三极管的基极连接第一三极管的集电极,第三三极管的发射极为PMOS关断控制电路的第一输出端;第三三极管的集电极连接第一三极管的发射极,第三三极管的集电极为PMOS关断控制电路的第二输出端。
所述的PMOS关断控制电路中,所述控制单元包括第四电阻、第四三极管和第四电容;所述开关单元包括第一光耦;
所述第四电阻的一端为PMOS关断控制电路的输入端,第四电阻的另一端连接第一光耦的第1脚,第一光耦的第2脚连接第四三极管的集电极;第四三极管的基极为PMOS关断控制电路的控制端,连接第四电容的一端;第四三极管的发射极连接第四电容的另一端和地;第一光耦的第3脚为PMOS关断控制电路的第二输出端;第一光耦的第4脚为PMOS关断控制电路的第一输出端。
所述的PMOS关断控制电路中,所述控制单元包括第五电阻、第六电阻、第五三极管和第五电容;所述开关单元包括第二光耦;
所述第六电阻的一端为PMOS关断控制电路的输入端,连接第五电阻的一端;第六电阻的另一端连接第五三极管的基极;第五三极管的基极为PMOS关断控制电路的控制端,连接第五电容的一端;第五电容的另一端接地,第五三极管的发射极接地,第五三极管的集电极连接第二光耦的第2脚,所述第二光耦的第1脚连接第五电阻的另一端,第二光耦的第4脚为为PMOS关断控制电路的第一输出端;第二光耦的第3脚为PMOS关断控制电路的第二输出端。
一种供电装置,包括输入电路、PMOS管电路、控制电路和输出电路,其特征在于,还包括所述的PMOS关断控制电路;
所述输入电路对输入的电压滤波后传输给PMOS管电路,控制电路根据控制信号控制PMOS管电路的通断;PMOS管电路导通时输出电压经输出电路滤波后输出;PMOS关断控制电路在PMOS管电路导通时降低PMOS管电路的电流消耗;还在PMOS管电路断开时控制PMOS管电路放电。
所述的供电装置中,所述输入电路包括第一电容;所述PMOS管电路包括PMOS管、第二电阻、第三电阻和第二电容;控制电路包括第二三极管,输出电路包括第三电容;
所述第一电容的一端连接PMOS关断控制电路的输入端,第一电容的另一端接地;所述PMOS管的源极连接第二电容的一端、第二电阻的一端和PMOS关断控制电路的第一输出端,PMOS管的栅极连接第二电容的另一端、第二电阻的另一端、第三电阻的一端和PMOS关断控制电路的第二输出端;PMOS管的漏极连接第三电容C3的一端,所述第三电阻的另一端连接PMOS关断控制电路的控制端和第二三极管Q2的集电极,所述第二三极管Q2的基极输入控制信号,第二三极管Q2的发射极接地。
一种供电装置,包括输入电路、PMOS管电路、控制电路和输出电路,其特征在于,还包括所述的PMOS关断控制电路;所述输入电路连接PMOS关断控制电路的输入端,PMOS关断控制电路的第一输出端连接PMOS关断控制电路的输入端和PMOS管电路,PMOS关断控制电路的第二输出端连接PMOS管电路,PMOS关断控制电路的控制端连接PMOS管电路和控制电路,PMOS管电路连接控制电路;
所述输入电路对输入的电压滤波后传输给PMOS管电路,控制电路根据控制信号控制PMOS管电路的通断;PMOS管电路导通时输出电压经输出电路滤波后输出;PMOS关断控制电路在PMOS管电路导通时降低PMOS管电路的电流消耗;还在PMOS管电路断开时控制PMOS管电路和输入电路放电。
一种供电装置,包括输入电路、PMOS管电路、控制电路和输出电路,其特征在于,还包括所述的PMOS关断控制电路;所述输入电路连接PMOS关断控制电路的第一输出端和PMOS管电路,PMOS关断控制电路的输入端连接PMOS管电路和输出电路,PMOS关断控制电路的第二输出端连接PMOS管电路,PMOS关断控制电路的控制端连接PMOS管电路和控制电路;
所述输入电路对输入的电压滤波后传输给PMOS管电路,控制电路根据控制信号控制PMOS管电路的通断;PMOS管电路导通时输出电压经输出电路滤波后输出;PMOS关断控制电路在PMOS管电路导通时降低PMOS管电路的电流消耗;还在PMOS管电路断开时控制PMOS管电路、输入电路和输出电路放电。
相较于现有技术,本发明提供的PMOS关断控制电路及供电装置,PMOS关断控制电路包括控制单元和开关单元;所述控制单元根据PMOS管电路关断时的放电电流控制开关单元导通,使放电电流通过控制单元和开关单元形成的回路放电,该回路能加快放电电流的放电速度,既能快速关断PMOS管又不必加重假负载,其结构简单,成本较低,性能稳定;解决了现有为快速关断PMOS管而必须加重假负载进而导致整机效率降低的问题。
附图说明
图1为本发明实施例提供的供电装置第一实施例的结构框图;
图2为本发明实施例提供的供电装置第一实施例的电路图;
图3为本发明实施例提供的供电装置中控制信号为高电平时,电流信号流向图;
图4为本发明实施例提供的供电装置中控制信号为低电平时,电流信号流向图;
图5为本发明实施例提供的供电装置一较佳实施例的电路图;
图6为本发明实施例提供的供电装置第二实施例的结构框图;
图7为本发明实施例提供的供电装置第二实施例的电路图;
图8为本发明实施例提供的供电装置第三实施例的结构框图;
图9为本发明实施例提供的供电装置第三实施例的电路图。
具体实施方式
本发明提供一种PMOS关断控制电路及供电装置,适用于监视器、显示器主板、电脑主板、开关电源等通过PMOS管进行开关控制的电源电路。为使本发明的目的、技术方案及效果更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
请同时参阅图1和图2,本发明实施例提供的供电装置包括PMOS关断控制电路100、输入电路200、PMOS管电路300、控制电路400和输出电路500。所述输入电路200对输入的电压+12VA滤波后传输给PMOS管电路300,控制电路400根据外部输入的控制信号控制PMOS管电路300的通断;PMOS管电路300导通时输出电压经输出电路500滤波后输出。PMOS关断控制电路100在PMOS管电路300导通时降低PMOS管电路300的电流消耗;还在PMOS管电路300断开时控制PMOS管电路300放电,使PMOS管电路300能快速关断。
所述PMOS关断控制电路100能加速PMOS管关断时的放电速度,其包括控制单元110和开关单元120。所述控制单元110根据PMOS管电路300关断时的放电电流控制开关单元120导通,使放电电流通过控制单元110和开关单元120形成的回路放电,该回路能加快放电电流的放电速度,从而使PMOS管电路300中的PMOS管能快速关断。
本发明第一实施例中,如图1所示,所述控制单元110包括第一电阻R1和第一二极管D1;所述第一电阻R1的一端为PMOS关断控制电路的输入端in,连接PMOS关断控制电路100的第一输出端o1和输入电路200;第一电阻R1的另一端与第一二极管D1的正极连接,该第一电阻R1的另一端为PMOS关断控制电路的控制端ctl,连接PMOS管电路300和控制电路400;第一二极管D1的负极连接开关单元120;
所述开关单元120包括第一三极管Q1,所述第一三极管Q1的基极连接第一二极管D1的负极;第一三极管Q1的集电极为PMOS关断控制电路100的第一输出端o1,连接PMOS管电路300;第一三极管Q1的发射极为PMOS关断控制电路100的第二输出端o2,连接PMOS管电路300。
所述输入电路200包括第一电容C1,所述第一电容C1的一端连接PMOS关断控制电路的输入端in(即第一电阻R1的一端),第一电容C1的另一端接地。
所述PMOS管电路300包括PMOS管Qp、第二电阻R2、第三电阻R3和第二电容C2;所述PMOS管Qp的源极连接第二电容C2的一端、第二电阻R2的一端和PMOS关断控制电路100的第一输出端o1(即第一三极管Q1的集电极C),PMOS管Qp的栅极连接第二电容C2的另一端、第二电阻R2的另一端、第三电阻R3的一端和PMOS关断控制电路100的第二输出端o2(即第一三极管Q1的发射极E),PMOS管Qp的漏极连接输出电路500,所述第三电阻R3的另一端连接PMOS关断控制电路100的控制端ctl(即第一二极管D1的正极)和控制电路400。
所述控制电路400包括第二三极管Q2,所述第二三极管Q2的基极输入控制信号,第二三极管Q2的发射极接地,第二三极管Q2的集电极连接PMOS关断控制电路100的控制端ctl和第三电阻R3的另一端。
所述输出电路500包括第三电容C3,所述第三电容C3的一端连接PMOS管的漏极,第三电容C3的另一端接地。
其中,第二电容C2为防止外界干扰PMOS管Qp正常工作,或上电时使PMOS管Qp缓慢由放大区过度到饱和区而加入的电容,此电容一般为几十至几百纳法。第二电阻R2和第三电阻R3组成串联分压网络,阻值一般高达几十K或上百K。该供电装置的输入为+12VA,输出为+12V,中间由PMOS管隔开,而PMOS的导通与截止则由控制信号ON/OFF控制。当控制信号ON/OFF为高电平H时,PMOS管导通;当控制信号ON/OFF为低电平L时,PMOS管截止。具体为:
当控制信号ON/OFF=H时,第二三极管Q2导通,第二电阻R2和第三电阻R3对输入电压+12VA进行分压;并且第二电容C2及PMOS管Qp的寄生电容CGS两端被充电至第二电阻R2能分到的电压大小。由电路原理可知,|VGS|=VC2=VR2。当|VGS|达到或高于PMOS管Qp的导通门限值Vth后,PMOS管Qp便会导通。
反之,当控制信号ON/OFF=L时,第二三极管Q2截止,欲使PMOS管Qp截止,则|VGS|必须降低到小于Vth。由于第二电容C2的容量比较大,且第二电阻R2的阻值比较大,因此第二电容C2的放电速度比较慢,即|VGS|=VC2要经过比较长的时间才能降到Vth以下,这样则导致PMOS管Qp还会导通一段时间,不能立即关断。audio还会正常工作(因为从10V下降到8V还需一段时间),此段时间内如果有杂讯进入audio输入端,那么就会出现***声了;因此,当控制信号ON/OFF失去时,需要立马关断PMOS管Qp,使+12V快速掉电至8V以下。
为了解决PMOS管Qp不能快速关断的问题,本实施例增加PMOS关断控制电路100来对第二电容C2及PMOS管Qp自身寄生电容CGS进行快速放电,即快速使|VGS|迅速降到Vth以下。当PMOS管Qp导通正常工作时,由第一电阻R1、第一二极管D1和第一三极管Q1组成的网络并不全部参与到主电路工作中,因此其不会时刻消耗大量能量,从而降低了整个线路的效率。
如图3所示,当控制信号ON/OFF=H时,电路中电流回路走向如I1~I6(虚线)所示。其中,第一三极管Q1截止,I2、I3、I4、I5由于组成的回路中电阻(R1、R2、R3)一般为几十K到上百K,因此其电流非常之小,即可认为I1≈I6。
如图4所示,当控制信号ON/OFF=L时,第一三极管Q1导通,第二电容C2及PMOS管Qp自身寄生电容CGS的放电电流回路走向如I11~I15所示。第一三极管Q1为电流控制型NPN三极管,其ICE(即I12)约为几十到一百倍IB(即I14)的大小。因此,第一三极Q1导通后对第二电容C2及PMOS管Qp自身寄生电容CGS的放电速度会明显加快,最终使|VGS|即VC2能快速降到Vth以下,从而快速关断PMOS管Qp使+12V迅速掉电。
在本发明第一实施例中,考虑到效率及电阻封装大小,第一电阻R1的阻值比较大(几十上百K欧姆)。因此如果只用第一三极管Q1对第二电容C2放电会比较慢。在进一步实施例中,如图5所示,可在第一三极管Q1的基础上再增加一个三极管来组成倍流架构,即可大大加速了对第二电容C2的放电速度,使PMOS管Qp的关断时间更短。特别是当第二电容C2比较大时,这种效果非常明显。即所述开关单元120还包括第三三极管Q3(PNP三极管),所述第三三极管Q3的基极连接第一三极管Q1的集电极,第三三极管Q3的发射极为PMOS关断控制电路100的第一输出端o1;第三三极管Q3的集电极连接第一三极管Q1的发射极,第三三极管Q3的集电极为PMOS关断控制电路100的第二输出端o2。
上述的第一实施例主要用于加快第二电容C2的放电速度,进一步地,本发明第二实施例对PMOS关断控制电路进行改进,输入电路200、PMOS管电路300、控制电路400和输出电路500的电路结构不变。第二实施例的电路不仅可以对第二电容C2进行快速放电,还可以对输入电路200中的第一电容C1的残余电压进行泄放,以优化供电装置的性能和功耗。
本发明第二实施例如图6和图7所示,所述PMOS关断控制电路100/中,所述控制单元包括第四电阻R4、第四三极管Q4和第四电容C4;所述开关单元120包括第一光耦U1。
所述第四电阻R4的一端为PMOS关断控制电路的输入端in,连接PMOS关断控制电路100的第一输出端o1和输入电路200;第四电阻R4的另一端连接第一光耦U1的第1脚,第一光耦U1的第2脚连接第四三极管Q4的集电极;第四三极管Q4的基极为PMOS关断控制电路的控制端ctl,连接第四电容C4的一端、PMOS管电路300(即第三电阻R3的另一端)和控制电路400(即第二三极管Q2的集电极);第四三极管Q4的发射极连接第四电容C4的另一端和地;第一光耦U1的第3脚为PMOS关断控制电路100的第二输出端o2;第一光耦U1的第4脚为PMOS关断控制电路100的第一输出端o1。
当控制信号ON/OFF输出低电平,则第二三极管Q2截止;第一电容C1上的残余电压通过第二电阻R2、第三电阻R3来驱动第四三极管Q4(为NPN三极管)导通,驱动电流为I21。第四三极管Q4导通的同时第一光耦U1的发光二极管U1-A导通,此时由第一电容C1、第四电阻R4、发光二极管U1-A、第四三极管Q4组成的泄放回路对第一电容C1的残余电压进行放电,放电电流为I22。与此同时,第一光耦的光电三极管U1-B也会导通,对第二电容C2进行放电,放电电流为I23(虚线回路所示),从而加速对PMOS管Qp的关断。
进一步地,本发明第三实施例在第二实施例的基础上改变其端口与PMOS管电路300、控制电路400和输出电路500之间的连接关系,并增加一电阻。所述输入电路200、PMOS管电路300、控制电路400和输出电路500的电路结构不变。第三实施例的电路不仅可以对第二电容C2进行快速放电,对输入电路200中的第一电容C1的残余电压进行泄放,还可以对输出电路500中的第三电容C3的残余电压进行泄放,从而使供电装置的性能更好,功耗更低。
本发明第三实施例如图8和图9所示,所述PMOS关断控制电路100//中,所述控制单元包括第五电阻R5、第六电阻R6、第五三极管Q5和第五电容C5;所述开关单元包括第二光耦U2。
所述第六电阻R6的一端为PMOS关断控制电路的输入端in,连接PMOS管电路300(即PMOS管Qp的漏极)、第五电阻R5的一端和输出电路500(即第三电容C3的正极);第六电阻R6的另一端连接第五三极管Q5的基极;第五三极管Q5的基极为PMOS关断控制电路的控制端ctl,连接第五电容C5的一端、PMOS管电路300(即第三电阻R3的另一端)和控制电路400(即第二三极管Q2的集电极);第五电容C5的另一端接地,第五三极管Q5的发射极接地,第五三极管Q5的集电极连接第二光耦U2的第2脚,所述第二光耦U2的第1脚连接第五电阻R5的另一端,第二光耦U2的第4脚为为PMOS关断控制电路100的第一输出端o1;第二光耦U2的第3脚为PMOS关断控制电路100的第二输出端o2。
当控制信号ON/OFF为低电平时,第二三极管Q2截止,第一电容C1上的残余电压通过第二电阻R2、第三电阻R3来驱动第五三极管Q5导通,驱动电流为I33,则第一电容C1的残余电压可通过I33泄放,放电回路由第一电容C1、第二电阻R2、第三电阻R3、第五三极管Q5组成。
第六电阻R6为预留电阻,若已安装,则第三电容C3上的残余电压会通过第六电阻R6来驱动第五三极管Q5,驱动电流为I32。第五三极管Q5导通,同时第二光耦的发光二极管U2-A导通,第三电容C3上的残余电压会通过第五电阻R5、第二光耦的发光二极管U2-A、第五三极管Q5、第三电容C3组成的回路进行泄放。与此同时,第二光耦的光电三极管U2-B也会导通,对第二电容C2进行放电,放电电流为I34(虚线回路所示),加速对PMOS管Qp的关断。
需要理解的是,本发明实施例均是以供电装置来阐述PMOS关断控制电路的电路结构和工作原理。在具体实施时,PMOS关断控制电路适用于所有的通过PMOS管进行开关控制的电路。
综上所述,本发明提供的PMOS关断控制电路及供电装置,既能快速关断PMOS管又不必加重假负载,其结构简单,成本较低,性能稳定;解决了现有为快速关断PMOS管而必须加重假负载进而导致整机效率降低的问题。
可以理解的是,对本领域普通技术人员来说,可以根据本发明的技术方案及其发明构思加以等同替换或改变,而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。