CN205104483U - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN205104483U CN205104483U CN201520921586.5U CN201520921586U CN205104483U CN 205104483 U CN205104483 U CN 205104483U CN 201520921586 U CN201520921586 U CN 201520921586U CN 205104483 U CN205104483 U CN 205104483U
- Authority
- CN
- China
- Prior art keywords
- substrate
- semiconductor element
- semiconductor device
- base plate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型提供半导体装置,其是耐热性优异且可靠性高的小型化半导体装置。本实用新型的半导体装置具有:半导体元件、基板、壳体、密封体以及盖,半导体元件包括作为电力用半导体元件的第1半导体元件和作为控制第1半导体元件的控制用半导体元件的第2半导体元件,基板包括第1基板和第2基板,密封体包括第1树脂层和第2树脂层,第1基板在一个主面上载置有第1半导体元件,第2基板在一个主面上载置有第2半导体元件,载置有第1半导体元件的第1基板上表面被第1树脂层覆盖,载置有第2半导体元件的第2基板上表面被第2树脂层覆盖,该半导体装置是第1基板和第2基板被分离地配置且引线直立于第1基板而与第1基板相抵接的层叠结构。
Description
技术领域
本实用新型涉及使用树脂对壳体内进行密封且能够在高温区域进行工作的半导体装置。
背景技术
有的半导体装置使用了树脂壳体来代替使用模具的传递模塑。在这种半导体装置中,有的使用了SiC等化合物半导体作为半导体元件,与以往的使用Si半导体的半导体装置相比,能够在高温区域进行工作,被期待实现小型化和高效化。
在使用了树脂壳体的半导体装置中,为了在高温区域内获得较高的工作可靠性,已知有以下的现有技术:一种半导体装置,其具有壳体、安装于壳体的铜底基板、固定在铜底基板上的半导体芯片、以及固定在半导体芯片上的引线框架,其中构成为,半导体芯片和引线框架分别借助焊接层被固定于铜底基板上以及半导体芯片上,铜底基板、半导体芯片以及引线框架被密封部件层覆盖,该密封部件层具有铜底基板的热膨胀系数附近的规定值的热膨胀系数(专利文献1)。
【专利文献1】:日本特开2010-219420号公报
然而,在上述现有技术中,如IPM(IntelligentPowerModule)那样,在同一封装件内收容有多个半导体芯片和电子部件等的情况下,俯视时的安装面积增大,不适合半导体装置的小型化。
实用新型内容
鉴于上述问题点,本实用新型提供耐热性优异且具有高可靠性的小型化半导体装置。
为了解决上述问题,本实用新型成为如下所示的结构。
本实用新型的半导体装置具有:半导体元件;基板,其在一个主面上搭载有所述半导体元件;壳体,其在一个主面上配置有所述基板;密封体,其覆盖被所述壳体包围的所述基板;以及盖,其与所述壳体的另一个主面相抵接,
该半导体装置的特征在于,所述半导体元件包括作为电力用半导体元件的第1半导体元件和作为控制用半导体元件的第2半导体元件,该控制用半导体元件用于控制所述第1半导体元件,所述基板包括第1基板和第2基板,所述密封体包括第1树脂层和第2树脂层,所述第1基板在一个主面上载置有所述第1半导体元件,所述第2基板在一个主面上载置有所述第2半导体元件,该半导体装置是以下的层叠结构:用所述第1树脂层覆盖所述第1基板的载置有所述第1半导体元件的上表面,用所述第2树脂层覆盖所述第2基板的载置有所述第2半导体元件的上表面,所述第1基板和所述第2基板以分离的方式配置,引线直立于所述第1基板而与该第1基板相抵接。
本实用新型的半导体装置的特征在于,与所述第2树脂层相比,所述第1树脂层的填料含有率相对较多。
本实用新型的半导体装置的特征在于,所述引线具有凸部,所述凸部与所述第2基板相抵接。
本实用新型的半导体装置的特征在于,所述第2基板配置于所述第1基板的上方,所述第2基板的高度是通过所述第2基板与所述凸部相抵接而定位的。
在本实用新型中,通过将安装有半导体元件的基板与直立于基板上的引线分别电连接,用2层以上的树脂层覆盖而进行层叠,由此,即使在同一封装件内收容有多个半导体芯片和电子部件等的情况下,也具有能够提供防止俯视时的安装面积的增大的小型化半导体装置的效果。
附图说明
图1是本实用新型的实施例1的半导体装置100的剖视概念图。
标号说明
1:第1半导体元件;2:第2半导体元件;3:第1基板;4:第2基板;5:导体层;6:散热层;7:第1接线;8:第2接线;9:引线;91:凸部;10:壳体;11:盖;12:密封体;121:第1树脂层;122:第2树脂层;100:半导体装置。
具体实施方式
下面,参照附图对用于实施本实用新型的方式详细地进行说明。另外,在以下附图的记载中,对于相同或类似的部分,使用相同或类似的标号进行表示。但是,附图是示意性的,尺寸关系的比率等与实际不同。因此,具体的尺寸等应该参照以下说明进行判断。另外,当然附图相互之间也包括彼此的尺寸关系或比率不同的部分。
另外,以下所示的实施方式是用于使本实用新型的技术思想具体化的例子,本实用新型的实施方式并不将构成部件的材质、形状、结构、配置等限定为下述的内容。本实用新型的实施方式能够在不脱离主旨的范围内施加各种改变。
实施例
下面,参照附图对本实用新型的实施例的半导体装置100进行说明。图1是本实用新型的实施例的半导体装置100的剖视概念图。
图1所示的半导体装置100包括第1半导体元件1、第2半导体元件2、第1基板3、第2基板4、导体层5、散热层6、第1接线7、第2接线8、引线9、凸部91、壳体10、盖11、第1树脂层121、以及第2树脂层122。
第1半导体元件1通过粘接材料,被载置并固定于第1基板3上的电极5。第1半导体元件1例如是由SiC半导体或GaN半导体等化合物半导体构成的电力用半导体元件,与Si半导体相比,可以在高温状态下进行工作,另外,开关速度较快,损耗低。
第2半导体元件2通过粘接材料,被载置并固定于第2基板4上的电极5。第2半导体元件2是用于控制电力用半导体元件的控制用半导体元件。第2半导体元件2的工作温度比电力用半导体元件低,因此例如由Si半导体构成。
第1基板3具有铝(Al)基板、形成在铝基板的上表面的绝缘层、隔着绝缘层(未图示)形成在铝基板的上表面的导体层5(电路布线)、以及铝基板的下表面的散热层6。
第1基板3的导体层5在一个主面上通过导电性粘接材料,固定着第1半导体元件1。
第2基板4配置于第1基板3的上方,通过与从第1基板3的上表面直立的引线9的凸部91相抵接,能够进行定位。
第2基板3具有玻璃环氧基板、形成在玻璃环氧基板的上表面的绝缘层、以及隔着绝缘层(未图示)形成在玻璃环氧基板的上表面和下表面的导体层5(电路布线)。
在第2基板4的上表面,通过导电性粘接材料,将第2半导体元件2固定在导体层5的一个主面上。
在第2基板4的下表面,引线9与导体层5的一个主面相抵接,能够进行电连接。
导体层5以铜或铜合金为基材,并实施了镀覆。导体层5形成于第1基板3的上表面(一个主面)、以及第2基板4的上表面和下表面(一个主面和另一个主面)上。例如,厚度为0.2mm。
通过导电性粘接材料(未图示),固定各半导体元件和引线9。
散热层6以铜或铜合金为基材,并实施了镀覆。散热层6配置于第1基板3的下表面,并且散热层6的一个主面露出于半导体装置100的外表面。由此,提高了载置有第1半导体装置的第1基板3的散热性。例如,厚度为0.2mm。。
第1接线7是铝或铝合金的细线,并且将第1半导体元件1的电极(未图示)和导体层5电连接。在电力用半导体元件中流过大电流,因此例如细线的直径在300μm以上。
第2接线8是铝或铝合金的细线,并且将第2半导体元件2的电极(未图示)和导体层5电连接。在控制用半导体元件中,相对而言,流过的电流少于电力用半导体,因此,例如细线的直径是38μm。
引线9具有凸部91,并且引线9是通过在铜或者铜合金上实施镀镍或镀银而形成的。在本实施例的半导体装置100中,引线9以直立于第1基板3的上表面的方式配置,并且引线9经由凸部91,与形成于第1基板3和第2基板4的导体层5电连接。
引线9贯通第2基板和盖,也作为基板半导体元件等的外部取出电极发挥作用。引线9例如是对1.0mm厚的平状板材实施冲切加工或化学蚀刻加工而形成的。
凸部91包含于引线9,并且与形成在第1基板3和第2基板4的导体层5电连接。
凸部91与第2基板4相抵接,对于第2基板4的高度具有定位的效果。
壳体10配置于第1基板3的一个主面,俯视时,以包围半导体元件的方式设置。在本实施例中,壳体10沿基板2的外周缘配置,壳体5的外壁位于基板2的侧面的延长线上。因此,壳体10作为保护半导体元件的封装(***体)的一部分发挥作用,并且与第2基板4配合而作为被注入构成密封体12的树脂的器具发挥作用。
壳体10例如优选为加工性好且熔点较高(280℃)的聚苯硫醚(PPS)。
盖11配置于壳体10的上表面(一个主面),与作为半导体装置100的外侧面的壳体10以及作为半导体装置100的底面的第1基板3一起形成了半导体装置100的外表面。作为来自内置的半导体元件的电气引出线,引线9贯通盖11而突出。盖11例如优选为加工性良好且熔点较高(280℃)的聚苯硫醚(PPS)。
密封体12形成在第1基板3的上表面上的被壳体10包围的区域内。
根据本实用新型,密封体12由不同材质的2个树脂层,即第1树脂层121和第2树脂层122构成。
为了对电力用半导体元件发出的热进行散热,第1树脂层121的填料含有率比第2树脂层122相对较多。例如,第1树脂层121优选使用环氧树脂,且是通过注入流动性较高的树脂而形成的。
第2树脂层122的硬度比第1树脂层121小,并且第2树脂层122具有不会使第2半导体元件发生模塑变形的效果。例如,第2树脂层122使用了硅系的树脂,且是通过注入流动性较高的树脂而形成的。
第2树脂层122形成在第2基板4的上表面,为了防止封装外部的水分进入,优选第2树脂层122的填料含有率比第1树脂层121相对较少。由此,完成半导体装置100。
接着,对上述实施例的半导体装置100的效果进行说明。
根据第一方式,本实用新型的实施例的半导体装置是以下的层叠结构:第1基板和第2基板以分离的方式配置,引线直立于第1基板而与第1基板相抵接,由此,能够实现耐热性优异且具有高可靠性的小型化半导体装置。
根据第二方式,通过使第1树脂层的填料含有率比第2树脂层相对较多,能够有效地对第1半导体元件发出的热进行散热。另外,通过使第2树脂层的填料含有率比第1树脂层相对较少,能够防止第2半导体元件的模塑变形。
根据第三方式,通过使引线的凸部与第2基板相抵接,能够有效地进行第2基板的定位。
如上记载了用于实施本实用新型的方式,但很显然本领域技术人员能够根据上述公开的内容实现多种替代的实施方式和实施例。
为了提高半导体元件等的集成度,可以根据半导体元件的功能,成为由3层以上的基板进行多层化后的结构。
壳体10以PPS材料为主要材料,但优选的是比金属轻且能保持绝缘性的材料,也可以是氯乙烯树脂、ABS树脂等。
虽然将第1基板3设为铝基板,但也可以使用DBC基板作为散热用绝缘基板,该DBC基板是在AlN基板或氧化铝陶瓷基板上利用DirectCopperBond法接合铜电路后而形成的基板。
虽然第1接线7是铝或铝合金的细线,但优选的是在流过大电流的情况下,导电率良的金属线,例如可以使用铜线。另外,同样在流过大电流的情况下,也可以是夹线。由于使用了导电性粘接材料,因此容易进行电连接工序。
Claims (4)
1.一种半导体装置,其具有:
半导体元件;
基板,其在一个主面上搭载有所述半导体元件;
壳体,其在一个主面上配置有所述基板;
密封体,其覆盖被所述壳体包围的所述基板;以及
盖,其与所述壳体的另一个主面相抵接,
该半导体装置的特征在于,
所述半导体元件包括作为电力用半导体元件的第1半导体元件和作为控制用半导体元件的第2半导体元件,所述控制用半导体元件控制所述第1半导体元件,
所述基板包括第1基板和第2基板,
所述密封体包括第1树脂层和第2树脂层,
所述第1基板在一个主面上载置有所述第1半导体元件,
所述第2基板在一个主面上载置有所述第2半导体元件,
所述第1基板的载置有所述第1半导体元件的上表面被所述第1树脂层覆盖,
所述第2基板的载置有所述第2半导体元件的上表面被所述第2树脂层覆盖,
所述半导体装置是所述第1基板和所述第2基板被分离地配置且引线直立于所述第1基板而与所述第1基板抵接的层叠结构。
2.根据权利要求1所述的半导体装置,其特征在于,
与所述第2树脂层相比,所述第1树脂层的填料含有率相对较多。
3.根据权利要求1所述的半导体装置,其特征在于,
所述引线具有凸部,所述凸部与所述第2基板相抵接。
4.根据权利要求3所述的半导体装置,其特征在于,
所述第2基板配置于所述第1基板的上方,所述第2基板的高度是通过所述第2基板与所述凸部相抵接而定位的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015147178A JP2017028174A (ja) | 2015-07-24 | 2015-07-24 | 半導体装置 |
JP2015-147178 | 2015-07-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205104483U true CN205104483U (zh) | 2016-03-23 |
Family
ID=55520243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520921586.5U Active CN205104483U (zh) | 2015-07-24 | 2015-11-18 | 半导体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2017028174A (zh) |
CN (1) | CN205104483U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019021904A (ja) * | 2017-07-19 | 2019-02-07 | 株式会社村田製作所 | 電子モジュールおよび電子モジュールの製造方法 |
CN109845420A (zh) * | 2016-10-24 | 2019-06-04 | 三菱电机株式会社 | 车载用电子设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112017007982B4 (de) * | 2017-08-25 | 2023-07-06 | Mitsubishi Electric Corporation | Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3130239B2 (ja) * | 1995-08-02 | 2001-01-31 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JPH10173098A (ja) * | 1996-12-10 | 1998-06-26 | Mitsubishi Electric Corp | パワー半導体装置およびその製法 |
JP3223835B2 (ja) * | 1997-03-28 | 2001-10-29 | 三菱電機株式会社 | パワー半導体装置及びその製造方法 |
JP3417297B2 (ja) * | 1998-06-12 | 2003-06-16 | 株式会社日立製作所 | 半導体装置 |
JP4130527B2 (ja) * | 2000-12-13 | 2008-08-06 | 三菱電機株式会社 | 半導体装置 |
JP4969388B2 (ja) * | 2007-09-27 | 2012-07-04 | オンセミコンダクター・トレーディング・リミテッド | 回路モジュール |
JP6119313B2 (ja) * | 2013-03-08 | 2017-04-26 | 富士電機株式会社 | 半導体装置 |
-
2015
- 2015-07-24 JP JP2015147178A patent/JP2017028174A/ja active Pending
- 2015-11-18 CN CN201520921586.5U patent/CN205104483U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109845420A (zh) * | 2016-10-24 | 2019-06-04 | 三菱电机株式会社 | 车载用电子设备 |
CN109845420B (zh) * | 2016-10-24 | 2021-06-01 | 三菱电机株式会社 | 车载用电子设备 |
JP2019021904A (ja) * | 2017-07-19 | 2019-02-07 | 株式会社村田製作所 | 電子モジュールおよび電子モジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2017028174A (ja) | 2017-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205452265U (zh) | 电子功率模块 | |
CN103403862B (zh) | 功率半导体模块和用于制造与温度传感器一起烧结的功率半导体模块的方法 | |
US7871848B2 (en) | Semiconductor power module package without temperature sensor mounted thereon and method of fabricating the same | |
US8860198B2 (en) | Semiconductor package with temperature sensor | |
US8674492B2 (en) | Power module | |
CN109216313A (zh) | 具有包括钎焊的导电层的芯片载体的模制封装 | |
CN104620372B (zh) | 半导体装置 | |
US10074593B2 (en) | Shunt resistor integrated in a connection lug of a semiconductor module and method for determining a current flowing through a load connection of a semiconductor module | |
CN108735689B (zh) | 具有空间限制的导热安装体的芯片模块 | |
CN108701677A (zh) | 基于多层式电路板的功率模块 | |
US9466542B2 (en) | Semiconductor device | |
CN106298700A (zh) | 半导体装置 | |
CN104821302A (zh) | 半导体装置 | |
EP3577684B1 (en) | Power semiconductor module | |
CN205104483U (zh) | 半导体装置 | |
CN107210289A (zh) | 半导体器件 | |
CN201946588U (zh) | 一种功率半导体器件的封装结构 | |
CN108695286A (zh) | 具有经由间隔颗粒与载体连接的构件的封装体 | |
CN106129018B (zh) | 包括金属衬底和嵌入层合体的半导体模块的电子设备 | |
CN107210273A (zh) | 功率模块 | |
CN205104480U (zh) | 半导体装置 | |
CN109887889A (zh) | 一种功率模块封装及其制作方法 | |
CN205177806U (zh) | 集成电路封装用陶瓷四边无引线扁平封装外壳 | |
CN110246808A (zh) | 具有降低的结温的功率模块及其制造方法 | |
CN203339143U (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |