CN204991755U - 一种多晶led封装支架、三芯led封装体及四芯led封装体 - Google Patents
一种多晶led封装支架、三芯led封装体及四芯led封装体 Download PDFInfo
- Publication number
- CN204991755U CN204991755U CN201520534793.5U CN201520534793U CN204991755U CN 204991755 U CN204991755 U CN 204991755U CN 201520534793 U CN201520534793 U CN 201520534793U CN 204991755 U CN204991755 U CN 204991755U
- Authority
- CN
- China
- Prior art keywords
- electrode
- chip
- led
- support
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000003292 glue Substances 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 11
- 238000005538 encapsulation Methods 0.000 description 9
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000003086 colorant Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- PLXMOAALOJOTIY-FPTXNFDTSA-N Aesculin Natural products OC[C@@H]1[C@@H](O)[C@H](O)[C@@H](O)[C@H](O)[C@H]1Oc2cc3C=CC(=O)Oc3cc2O PLXMOAALOJOTIY-FPTXNFDTSA-N 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000215 hyperchromic effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型专利涉及一种多晶LED封装支架、三芯LED封装体及四芯LED封装体,多晶LED封装支架包括:基底、金属电极及其延伸出的金属引脚,金属电极包括:第一电极、第二电极、第三电极、第四电极、第五电极、第六电极,第一电极、第二电极相邻且有间距的安装在绝缘基底表面的同一侧,第一电极、第二电极之间的间隔处设有凹槽,第一电极、第二电极作为支架的其中一个正极,第三电极、第四电极、第五电极、第六电极作为支架的其中一个负极,可根据电路的需求在凹槽内填入导电材料,使第一电极、第二电极呈并联模式,电压保持不变,电流叠加,在多芯片并联的状况下保证各芯片的电流需求;在该支架上分别封装LED芯片形成三芯LED封装体、四芯LED封装体。
Description
技术领域
本实用新型涉及一种多晶LED封装支架、三芯LED封装体及四芯LED封装体。
背景技术
市场上现有LED显示屏都采有三种颜色的基本色的RGB(红、绿、蓝)芯片,通过组装成一个发光单元内,通过混色达到各种颜色,从而显示成各种效果,可以满足基本的显示要求,便不能实现更广宽的色域,而要达到更宽的色域或分辨率,必须在原基础上提供更多的基本色,而要达到更多的基本色,最为直接的要求是单个LED灯珠其本色的增加,在原来的基础上增加更多的基本色才能在组装成整块LED大屏时,才能提高整屏的色域,达到更好的显示效果。
RGB三原色与增色后效果分析:
多晶(说明:以下的多晶指同一个封装体内三个LED芯片以上)LED封装技术可以彻底推翻了现有LED彩色显示屏诞生以来所采用的红、绿、蓝三原色组合来表现色彩的显示方式,通过多色LED封装技术的组合,实现了高画面质量图像的广色域化和高精细化,还有助于大幅降低能源消耗。多色技术使普通三原色很难精确描绘的颜色得以准确表现。
所谓多晶技术,就是指在传统LED封装技术的RGB三原色基础上新增加了一个及多个芯片。如果将多晶LED封装技术生产的灯珠组装成的显示屏和传统的三色(RGB)显示屏对比,在原RGB的基础上增加了一个独立的芯片,而在传统的显示屏所用的灯珠中,它们则都只有RGB三种颜色芯片。
通过引入一个或以上独立的芯片,多晶LED的灯珠技术就让LED显示屏可以实现出更为广阔的色域,和更广宽的显示分辨率。采用该多晶LED灯珠技术生产的显示屏不仅可以更加生动地再现黄色、金色等各式各样只依靠传统RGB三原色技术难以真实再现的色彩,同时其它颜色被增强后,对各部颜色的的表现力也会起到很好的提升作用,并且也可通过增加一个红色,通过虚拟显示的方式,增加显示分辨率,从而达到更好的显示效果。
以下通过在原三芯片的基础上增加一个颜色进行示例说明:
如图1所示为RGB三芯片LED灯珠组成显示屏的在CIE(国际发光照明委员会)1931上显示的色域范围。
如图2所示为在原RGB三芯片基础上增加一个黄色之后,显示屏的显示色域增加明显,也就是显示的颜色范围也更多,更真实。
如图3所示为在原RGB三芯片基础上增加一个蓝绿色之后,显示屏的显示色域增加更多,也就是显示的颜色范围也更多,显示更真实。
对于LED封装体而言,技术升级的实际意义就是好像只是简单的加入了一个新颜色的发光二极管从而提升了色彩表现力,以准确还原各色颜色和效果,并且还能够拉伸各种颜色的色域,从而使得电子显示屏的整体色域变得更加广阔。如黄色、蓝绿色和***,为了显示更加明亮的画面,需要提升整个光源的亮度。通过光谱来看,有了黄色,这些中间色表现问题就能够得到解决,黄色的添加能够使色域更广,并且能够在同样的能耗下产生更加鲜艳明亮的图片色彩。
由于多了一个LED的加入,生产多晶技术产品的LED灯珠需要解决以下问题:LED支架结构的设计;封装体的设计;测试机台的改进。
中国发明专利CN201110365561揭示一种全彩SMDLED支架结构及其封装产品装置,该专利包括相互隔离之正极区域、蓝光负极区域、绿光负极区域以及红光负极区域,将RGB三种LED芯片分别固定在相应的金属电极区域内来完成RGB三色芯片的封装,但该专利揭示的内容只适用于三个芯片的封装,无法再加入一个芯片的安装。
中国实用新型专利CN200920205045揭示了一种多晶LED封装支架,该支架中间位置为绝缘基板,两边设置正负电极,将多个LED芯片安装在中间绝缘基板上,芯片正负极分别连接对应极性的金属电极上,从而实现多晶LED的封装。但该专利芯片固晶在绝缘基板上,散热不足;且一个正极端并联多个芯片时,无法满足芯片的正常工作电流的输出。
实用新型内容
本实用新型主要解决的问题是提供一种适用于多个芯片封装、且可改变电流大小的通用型LED封装支架及其该支架上进行封装的LED封装体。
为解决上述问题,本实用新型提供的一种多晶LED封装支架,包括:基底、金属电极及其延伸出的金属引脚,金属电极包括:第一电极、第二电极、第三电极、第四电极、第五电极、第六电极,各金属电极间有间距的排布在基底表面,其特征在于:第一电极、第二电极相邻且有间距的安装在基底表面的同一侧,所述第一电极、第二电极之间的间隔处设有凹槽。
本实用新型的一种优选方案,第一电极、第二电极作为支架的其中一个正极,第三电极、第四电极、第五电极、第六电极作为支架的其中一个负极。
本实用新型的另一种优选方案,凹槽设于第一电极、第二电极之间,以第一电极为第一壁面,第二电极为第二壁面,在第一壁面与第二壁面之间设有连接两端的第三壁面和第四壁面,四个壁面构成封闭式的凹槽。
本实用新型的另一种优选方案,凹槽的第三壁面与第四壁面均为绝缘材料。
本实用新型的另一种优选方案,凹槽的第三壁面与第四壁面的高度不低于第一壁面与第二壁面的高度。
本实用新型的另一种优选方案,在凹槽内填入导电材料使第一电极、第二电极相连。
本实用新型的另一种优选方案,导电材料为银胶。
一种三芯LED封装体,包括:多晶LED封装支架、LED芯片、覆盖在该支架和芯片上的保护胶,所述LED芯片包括:第一芯片、第二芯片、第三芯片,第一芯片、第二芯片、第三芯片的正电极分别连接第一电极或第二电极,第一芯片、第二芯片、第三芯片的负电极连接作为支架负极的其中一个金属电极,第一芯片、第二芯片、第三芯片呈并联连接方式,保护胶覆盖在支架和芯片的表面。
一种四芯LED封装体,包括:多晶LED封装支架、LED芯片、覆盖在该支架和芯片上的保护胶,所述LED芯片包括:第一芯片、第二芯片、第三芯片、第四芯片,第一芯片的正电极连接第一电极或第二电极,第一芯片的负电极连接第三电极,第二芯片的正电极连接第一电极或第二电极,第二芯片的负电极连接第四电极,第三芯片的正电极连接第一电极或第二电极,第三芯片的负电极连接第五电极,第四芯片的正电极连接第一电极或第二电极,第四芯片的负电极连接第六电极,保护胶覆盖在支架和芯片的表面。
利用本实用新型提供的内容,具有如下有益效果:多金属电极结构,可实现多个LED芯片的封装;若单个金属电极无法满足LED芯片连接后的电流需求,可在凹槽内填入导电材料,将连接正电极的两个金属电极合并,两电极呈并联模式,电压保持不变,电流叠加,在多芯片并联的状况下保证各芯片的电流需求。
附图说明
图1所示为RGB三色在CIE1931上的显色色域图;
图2所示为RGB三色加入黄色(Y)在CIE1931上的显色色域图;
图3所示为RGB三色加入蓝绿后在CIE1931上的显色色域图;
图4(a)为本实用新型芯片级(chip型)LED封装支架结构示意图;
图4(b)为本实用新型chip型LED封装支架剖面图;
图4(c)为本实用新型支架凹槽结构示意图;
图5(a)为本实用新型贴片(TOP)型LED封装支架结构示意图;
图5(b)为本实用新型TOP型LED封装支架剖面图;
图6(a)为本实用新型chip型三芯LED封装示意图;
图6(b)为本实用新型TOP型三芯LED封装示意图;
图6(c)为图6(a)与图6(b)所示的电路连接示意图;
图7(a)为本实用新型合并电极后的chip型三芯LED封装示意图;
图7(b)为本实用新型合并电极后的TOP型三芯LED封装示意图;
图7(c)为图7(a)与图7(b)所示的电路连接示意图;
图8(a)为本实用新型合并电极后的chip型四芯LED封装示意图;
图8(b)为本实用新型合并电极后的TOP型四芯LED封装示意图;
图8(c)为图8(a)与图8(b)所示的电路连接示意图;
图9为本实用新型另一种反极性的LED封装示意图;
图10为本实用新型另一种LED封装支架的封装示意图;
图11所示为本实用新型的另一种多晶LED封装支架示意图。
具体实施方式
为进一步说明各实施例,本实用新型提供有附图。这些附图为本实用新型揭露内容的一部分,其主要用以说明实施例,并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容,本领域普通技术人员应能理解其他可能的实施方式以及本实用新型的优点。图中的组件并未按比例绘制,而类似的组件符号通常用来表示类似的组件。
现结合附图和具体实施方式对本实用新型进一步说明。
参照图4(a)、图4(b)、图4(c)为本实用新型提供的chip型多晶LED封装支架结构图,包括:基底10、第一电极201、第二电极202、第三电极203、第四电极204、第五电极205、第六电极206、凹槽30、金属引脚40,第一电极201、第二电极202、第三电极203分别安装在基底10的左侧,第四电极204、第五电极205、第六电极206分别安装在基底10的右侧,第二电极202在第一电极201与第三电极203中间,各金属电极有间距的排布,且在基底10***分别延伸出金属引脚40至基底10背面,第一电极201、第二电极202之间的间隔处设有凹槽30,凹槽30靠近电极的两侧分别以第一电极201、第二电极202为第一壁面301和第二壁面302,在第一壁面301与第二壁面302之间设有连接两端第三壁面303和第四壁面304,四个壁面构成封闭式的凹槽30,第三壁面301与第四壁面302的材质为绝缘材料。第一电极201与第二电极202作为支架的其中一个正极,第三电极203、第四电极204、第五电极205、第六电极206作为支架的其中一个负极。
本实施例中,可根据实际需求将导电材料填入凹槽30内,使第一电极201与第二电极202相连通。
本实施例中,凹槽的第三壁面303和第四壁面304的高度不低于第一壁面301与第二壁面302的高度,保证填入凹槽30内的导电材料不会外溢。
本实施例中,该导电材料为银胶50,银胶50为固晶所用材料,方便取材。
图4(b)为图4(a)中第二电极201与第五电极205的剖面图。
图4(c)为图4(a)中第一电201极与第二电极202之间的凹槽30的剖面图。
图5(a)为本实用新型提供的TOP型LED封装支架结构图,具有如图4(a)所示的chip型LED封装支架的结构特征,在此基础上,还包括具有杯型腔体的支架杯60,支架杯60安装在金属电极和基底10的表面,各金属电极及凹槽30均显露在杯型腔体内。
图5(b)为图5(a)中第二电极202与第五电极205的剖面图。
实施案例一
参照图6(a)所示一种chip型三芯LED封装体,包括如上所述的chip型多晶LED封装支架、红光芯片701、绿光芯片702、蓝光芯片703、保护胶(未示出)。
本实施例中,红光芯片701为正负电极为芯片的相反面的异电极芯片,是依据磊晶的结构为基础,制作制程最简单、成本较低的芯片结构。
本实施例中,红光芯片701的出光面为正电极方向。
本实施例中,绿光芯片702、蓝光芯片703为正负电极为芯片的同一面的同电极芯片,是依据磊晶的结构为基础,制作制程最简单、成本较低的芯片结构。
本实施例中,绿光芯片702、蓝光芯片703的出光面为电极面。
将红光芯片701的负电极面连接在第三电极203上并固定,红光芯片701的正电极通过金属引线80连接至第二电极202上;将绿光芯片702出光背面固定在第四电极204上,芯片正电极通过金属引线80连接至第二电极202上,芯片负电极通过金属引线80连接至第四电极204上;将蓝光芯片703出光背面固定在第五电极205上,芯片正电极通过金属引线80连接至第二电极202上,芯片负电极通过金属引线80连接至第四电极205上;第一电极201、第六电极206处于闲置状态,将保护胶覆盖在支架和芯片上。
本实施例中,凹槽30内未填入导电材料,此时连接电路为作为电源正极的第二电极202连接三条并联电路。
参照图6(b)所示的一种TOP型三芯LED封装体,是依图6(a)所述的方法运用在TOP型三芯LED封装支架上。
图6(c)为图6(a)或图6(b)所示的电路连接示意图。
实施案例二
若实施案例一所示的三色芯片封装的连接电路中,芯片所需的工作电流较大,第二电极202无法单独满足三色芯片的电流时,则将银胶50填入凹槽30中,使第一电极201与第二电极202相连通,两电极呈并联模式,电压保持不变,电流叠加,来保证各芯片的正常电流供应。
图7(a)为在图6(a)基础上填入银胶50后的另一种chip型三芯LED封装体示意图。
图7(b)为在图6(b)基础上填入银胶50后的另一种TOP型三芯LED封装体示意图。
图7(c)为图7(a)或图7(b)所示的电路连接示意图。
实施案例三
参照图8(a)所示,为在图7(a)所示的chip型三芯LED封装体的基础上再封装一个黄光芯片704的四芯LED封装体结构,所述黄光芯片704为正负电极为芯片的相反面的异电极芯片,且出光面为正电极方向。
在图7(a)的基础上,将黄光芯片704的负电极面与第六电极206相连并固定,芯片正电极通过金属引线80连接至第一电极201上,连接完成后将保护胶覆盖在支架和芯片上。即完成如图8(a)所示的chip型四芯LED封装结构。
同样的,将黄光芯片704按上述方法封装在图7(b)所示的TOP型三芯LED封装体上,形成如图8(b)所示的TOP型四芯LED封装体。
图8(c)为图8(a)或图8(b)所示的电路连接示意图。
如图9所示TOP型LED封装体,若上述实施例中红光芯片701、黄光芯片704的发光面为负极面,则将红光芯片701正极面与作为支架正极端的第二电极202相连,红光芯片701负电极与第三电极203相连;黄光芯片704正极面与作为支架正极端的第一电极201相连,黄光芯片704负电极与第六电极206相连。
参照图10所示TOP型LED封装体,第三电极203呈“7”字形结构,第一电极201与第二电极202相连且排布在左侧,第四电极204、第五电极205、第六电极206排布在右侧,第一芯片901为异电极芯片,第二芯片902、第三芯片903、第四芯片904为同电极芯片,第一芯片901负极面与相连,芯片的正电极与第一电极201相连;同电极芯片固定在第二电极202上,正电极与第一电极201或第二电极202相连,负电极分别与第四电极204、第五电极205、第六电极206相连,四个LED芯片呈并联电路连接。
图9、图10所示的LED支架及其封装体结构,同样适用于chip型。
在以上实施案例中,设置多个金属电极,可兼容三色、四色芯片的封装,满足多芯片的封装;若单个电极无法满足LED芯片连接后的电流需求,在凹槽内填入导电材料,将连接正电极的两个金属电极合并,两电极呈并联模式,电压保持不变,电流叠加,在多芯片并联的状况下保证各芯片的电流需求。
图4至图10分别揭示了本实用新型的优选方案,当然的,适用于本实用新型的方案不局限于上述方案,对于同电极LED芯片(蓝、绿)可将其安装在任意的正负金属电极上再进行电路连接;而对于异电极LED芯片(红、黄),可根据其出光面的不同选择相应的连接方式;另外,不同导电材料填入凹槽内均可将第一电极与第二电极相连接;又如图11所示,凹槽30未设第三壁面与第四壁面,可直接填导电材料的方式也可以使第一电极与第二电极相连接;以上均符合本实用新型的范围,并且,具体的金属电极的排布、LED芯片的连接是本领域技术人员可轻易掌握的,在此就不一一举例,符合本实用新型权利要求所述的内容,不论作何改变、修饰,均为本实用新型的保护范围。
Claims (10)
1.一种多晶LED封装支架,包括:基底、金属电极及其延伸出的金属引脚,金属电极包括:第一电极、第二电极、第三电极、第四电极、第五电极、第六电极,各金属电极间有间距的排布在基底表面,其特征在于:第一电极、第二电极相邻且有间距的安装在基底表面的同一侧,所述第一电极、第二电极之间的间隔处设有凹槽。
2.根据权利要求1所述的多晶LED封装支架,其特征在于:所述第一电极、第二电极作为支架的其中一个正极,第三电极、第四电极、第五电极、第六电极作为支架的其中一个负极。
3.根据权利要求1所述的多晶LED封装支架,其特征在于:所述凹槽设于第一电极、第二电极之间,以第一电极为第一壁面,第二电极为第二壁面,在第一壁面与第二壁面之间设有连接两端的第三壁面和第四壁面,四个壁面构成封闭式的凹槽。
4.根据权利要求3所述的多晶LED封装支架,其特征在于:所述凹槽的第三壁面与第四壁面均为绝缘材料。
5.根据权利要求4所述的多晶LED封装支架,其特征在于:凹槽的第三壁面与第四壁面的高度不低于第一壁面与第二壁面的高度。
6.根据权利要求1或3或4或5所述的多晶LED封装支架,其特征在于:在所述凹槽内注入导电材料使第一电极、第二电极相连。
7.根据权利要求6所述的多晶LED封装支架,其特征在于:该导电材料为银胶。
8.根据权利要求1所述的多晶LED封装支架,其特征在于:所述第三电极呈“7”字形结构,“7”字形横画部分延伸出金属引脚并排布在基底一侧,“7”字形竖画部分位于基低中间位置,第一电极、第二电极相邻排布在与第三电极同一侧,第四电极、第五电极、第六电极排布在基底另一侧。
9.一种三芯LED封装体,包括权利要求1至8任意一项所述的多晶LED封装支架、LED芯片、覆盖在该支架和芯片上的保护胶,所述LED芯片包括:第一芯片、第二芯片、第三芯片,第一芯片、第二芯片、第三芯片的正电极分别连接第一电极或第二电极,第一芯片、第二芯片、第三芯片的负电极连接作为支架负极的其中一个金属电极,第一芯片、第二芯片、第三芯片呈并联连接方式,保护胶覆盖在支架和芯片的表面。
10.一种四芯LED封装体,包括权利要求1至8任意一项所述的多晶LED封装支架、LED芯片、覆盖在该支架和芯片上的保护胶,所述LED芯片包括:第一芯片、第二芯片、第三芯片、第四芯片,第一芯片的正电极连接第一电极或第二电极,第一芯片的负电极连接第三电极,第二芯片的正电极连接第一电极或第二电极,第二芯片的负电极连接第四电极,第三芯片的正电极连接第一电极或第二电极,第三芯片的负电极连接第五电极,第四芯片的正电极连接第一电极或第二电极,第四芯片的负电极连接第六电极,保护胶覆盖在支架和芯片的表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520534793.5U CN204991755U (zh) | 2015-07-22 | 2015-07-22 | 一种多晶led封装支架、三芯led封装体及四芯led封装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520534793.5U CN204991755U (zh) | 2015-07-22 | 2015-07-22 | 一种多晶led封装支架、三芯led封装体及四芯led封装体 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204991755U true CN204991755U (zh) | 2016-01-20 |
Family
ID=55126090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520534793.5U Expired - Fee Related CN204991755U (zh) | 2015-07-22 | 2015-07-22 | 一种多晶led封装支架、三芯led封装体及四芯led封装体 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204991755U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105070810A (zh) * | 2015-07-22 | 2015-11-18 | 厦门市信达光电科技有限公司 | 一种通用的多晶led封装支架及其封装体 |
-
2015
- 2015-07-22 CN CN201520534793.5U patent/CN204991755U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105070810A (zh) * | 2015-07-22 | 2015-11-18 | 厦门市信达光电科技有限公司 | 一种通用的多晶led封装支架及其封装体 |
CN105070810B (zh) * | 2015-07-22 | 2018-02-09 | 厦门市信达光电科技有限公司 | 一种多晶led封装支架、三芯led封装体及四芯led封装体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208240676U (zh) | 一种四合一mini-LED模组及其显示屏 | |
CN103123950A (zh) | 一种led光源的封装结构及封装方法 | |
CN204361094U (zh) | 发光装置 | |
CN108615726A (zh) | 一种内置ic的灯珠 | |
CN103824848B (zh) | Led显示屏及其制作方法 | |
CN218586009U (zh) | 一种贴片式rgb加白光内置ic幻彩灯珠 | |
CN105489738A (zh) | 色温显指可调的白光led器件、其制备方法及调控方法 | |
CN203218325U (zh) | 混光发光二极管结构 | |
CN204991755U (zh) | 一种多晶led封装支架、三芯led封装体及四芯led封装体 | |
CN204885157U (zh) | 一种可调色led光源 | |
CN113921688A (zh) | 一种新型多彩led光源 | |
CN106229312B (zh) | 一种全光谱csp封装光源及其制造方法 | |
CN104282237A (zh) | 一种led集成像素封装模组及其高清显示屏 | |
CN204991754U (zh) | 一种芯片级led封装支架、led拼板、芯片级led封装体及led板 | |
CN105042363B (zh) | 一种四基色led光源 | |
CN206098444U (zh) | 一种多晶led封装支架及多晶led封装体 | |
CN204991753U (zh) | 一种多晶top型led封装支架及多晶top型led封装体 | |
CN216698417U (zh) | 一种新型多彩led光源 | |
CN105070810B (zh) | 一种多晶led封装支架、三芯led封装体及四芯led封装体 | |
CN104183586A (zh) | 一种垂直结构发光二级管显示阵列 | |
CN205956829U (zh) | 一种光电一体化cob光源 | |
CN204991756U (zh) | 一种多晶led封装支架及多晶led封装体 | |
CN205231117U (zh) | 一种贴片式led | |
CN108630114A (zh) | 一种led显示单元组及显示面板 | |
CN203659856U (zh) | 一种贴片led |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 |