CN204946888U - 倒装焊接芯片 - Google Patents

倒装焊接芯片 Download PDF

Info

Publication number
CN204946888U
CN204946888U CN201520345046.7U CN201520345046U CN204946888U CN 204946888 U CN204946888 U CN 204946888U CN 201520345046 U CN201520345046 U CN 201520345046U CN 204946888 U CN204946888 U CN 204946888U
Authority
CN
China
Prior art keywords
layer
pad
chip
solder layer
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520345046.7U
Other languages
English (en)
Inventor
王孟源
朱思远
董挺波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FOSHAN ZHONGHAO PHOTOELECTRIC TECHNOLOGY CO LTD
Original Assignee
FOSHAN ZHONGHAO PHOTOELECTRIC TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FOSHAN ZHONGHAO PHOTOELECTRIC TECHNOLOGY CO LTD filed Critical FOSHAN ZHONGHAO PHOTOELECTRIC TECHNOLOGY CO LTD
Priority to CN201520345046.7U priority Critical patent/CN204946888U/zh
Application granted granted Critical
Publication of CN204946888U publication Critical patent/CN204946888U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本实用新型公开了一种倒装焊接芯片,包括芯片及基板,所述基板上设有焊盘,其中,所述焊盘上包覆有焊料层,所述焊料层上包覆有助焊层,所述芯片通过焊料层及助焊层倒装焊接于基板上。采用本实用新型,通过在焊盘上依次包覆焊料层及助焊层,焊料层及助焊层分别设置,焊料层固定于焊盘上并与焊盘直接接触,助焊层不与焊盘直接接触,在焊接温度下,焊料层可熔化并充分包覆于焊盘的表面,不会产生精度偏差,保证精确度,而助焊层中所产生的孔洞,并不影响倒装焊接芯片的连接效果,可保证焊接效果、产品良率高。

Description

倒装焊接芯片
技术领域
本实用新型涉及电子元器件技术领域,尤其涉及一种倒装焊接芯片。
背景技术
芯片倒装焊接就是把面朝下的硅芯片用焊料和基板互连在一起,形成稳定可靠的机械、电气连接。由于芯片倒装焊的芯片焊盘阵列排布,因而芯片安装密度高;另外,倒装焊接采用芯片与基板直接安装的互连方法,具有更优越的高频、低延迟、低串扰的电路特性,更适用于高频、高速的电子产品应用。所以倒装焊接工艺字自问世以来,一直在微电子封装中得到高度重视。
现有技术中,通常将焊料及助焊剂混合形成焊膏,并通过在基板的焊盘上涂覆焊膏作为芯片定位的粘接剂,经焊接后即可完成芯片与基板的互连。但是,现有工艺需要对每个焊盘分别进行点焊膏处理,精度要求高,并且焊膏与焊盘之间容易产生移位,导致生产效率不高。同时,采用现有工艺制作的倒装焊接芯片的效果并不理想,芯片与基座的焊盘通过焊膏连接后,容易产生孔洞,使倒装焊接芯片容易产生短路,影响倒装焊接芯片的使用效果。
发明内容
本实用新型所要解决的技术问题在于,提供一种结构简单、焊接性好、良率高的倒装焊接芯片。
为了解决上述技术问题,本实用新型提供了一种倒装焊接芯片,包括芯片及基板,所述基板上设有焊盘,其中,所述焊盘上包覆有焊料层,所述焊料层上包覆有助焊层,所述芯片通过焊料层及助焊层倒装焊接于基板上。
作为上述方案的改进,所述焊盘呈阵列排布。
作为上述方案的改进,每一焊盘上包覆有焊料层,每一焊料层上包覆有助焊层,每一焊料层所对应的助焊层相互独立。
作为上述方案的改进,每一焊盘上包覆有焊料层,每相邻的两个焊料层被同一个助焊层所包覆。
作为上述方案的改进,所述焊料层的厚度为5~15微米。
作为上述方案的改进,所述焊料层为锡层。
作为上述方案的改进,所述焊盘为铜焊盘。
实施本实用新型的有益效果在于:
本实用新型的基板上设有与芯片的压焊点相对应的焊盘,通过在焊盘上依次包覆焊料层及助焊层,即用焊料层及助焊层替换原来的焊膏。其中,焊料层及助焊层分别设置,焊料层固定于焊盘上并与焊盘直接接触,助焊层不与焊盘直接接触。在焊接温度下,焊料层可熔化并充分包覆于焊盘的表面,不会产生精度偏差,保证精确度;同时,助焊层辅助焊料层熔化以实现芯片与基板的连接,相应地,由于助焊层不与焊盘直接接触,助焊层中溶剂和部分添加剂的挥发所产生的孔洞,并不影响倒装焊接芯片的连接效果,可保证焊接效果、产品良率高。
另外,本实用新型中,可将每两个相邻的焊盘划分为一组,每一焊盘上包覆有焊料层,每相邻的两个焊料层被同一个助焊层所包覆,使得助焊层的包覆面积变大,将原来每个焊盘对应一层焊膏的方式,转换为每两个焊盘对应一个助焊层的方式,因此,对固晶机的精度要求变低,使得固晶机的点胶模块的对准时间缩短,点焊效果更高,节省时间,产量得到有效提高,更有利于倒装焊接芯片的工业化生产。
附图说明
图1是现有的倒装焊接芯片的结构示意图;
图2是本实用新型倒装焊接芯片的第一实施例结构示意图;
图3是本实用新型倒装焊接芯片的第二实施例结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型作进一步地详细描述。仅此声明,本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词,仅以本发明的附图为基准,其并不是对本发明的具体限定。
参见图1,图1显示了一种现有的倒装焊接芯片,包括芯片1及基板2,其中,芯片1上设有压焊点3,基板2上设有焊盘4,所述压焊点3与焊盘4一一对应。
现有的倒装焊接芯片通过在焊盘4上涂覆焊膏5作为芯片定位的粘结剂,再将芯片放置在基板上,并经焊接、底部填充后即可完成互连。但是,焊膏5需要在焊接温度下熔化以实现芯片与基板的连接,然而,随着焊膏5中溶剂和部分添加剂的挥发,会使芯片与基座的连接处产生孔洞,使倒装焊接芯片容易产生短路,影响倒装焊接芯片的使用效果。
参见图2,图2显示了本实用新型倒装焊接芯片的第一实施例,包括芯片1及基板2,其中,芯片1上设有压焊点3,基板2上设有焊盘4,所述焊盘4上包覆有焊料层6,所述焊料层6上包覆有助焊层7,所述芯片1通过焊料层6及助焊层7倒装焊接于基板2上。所述焊盘4呈阵列排布于基板2上。
本实用新型在基板2的焊盘4上依次包覆焊料层6及助焊层7,其中,焊料层6及助焊层7分别设置,焊料层6预设于焊盘4的表面,避免焊料层6与焊盘4之间发生相对移动。当进行倒装焊接时,才在焊料层6上涂覆助焊层7。相应地,焊料层6在焊接温度下熔化并充分包覆于焊盘4的表面,同时,包覆于焊料层6上的助焊层7在焊接温度下熔化以辅助焊料层6实现芯片1与基板2的连接,然而,由于焊料层6与焊盘4直接接触,而助焊层7不与焊盘4直接接触,尽管助焊层7中溶剂和部分添加剂的挥发,这并不影响倒装焊接芯片的连接效果,可保证焊接效果、产品良率高。
所述焊料层6可以为锡层、银层、铝层、铜层或锌层,但不以此为限制。
进一步,所述焊料层6的厚度为5~15微米。需要说明的是,若焊料层6的厚度过厚,会使焊盘4形成上浮效果,容易遮挡光线;若焊料层6的厚度太薄,则容易形成孔洞,使倒装焊接芯片容易产生短路,影响倒装焊接芯片的使用效果。所述焊料层6的厚度优选为10微米,但不以此为限制。
如图2所示,每一焊盘4上包覆有焊料层6,每一焊料层6上包覆有助焊层7,每一焊料层6所对应的助焊层7相互独立。
所述焊盘4优选为铜焊盘,但不以此为限制。
参见图3,图3显示了本实用新型倒装焊接芯片的第二实施例,与图2所示倒装焊接芯片第一实施例所不同的是,图3所示倒装焊接芯片中每一焊盘4上包覆有焊料层6,每相邻的两个焊料层6被同一个助焊层7所包覆。
需要说明的是,现有的互连工艺需要对每个焊盘4分别涂覆焊膏,且焊膏在高温熔化过程中容易发生偏移,精度要求高,导致生产效率不高。本实用新型中的第二实施例中,将每两个相邻的焊盘4划分为一组,在每个焊盘4上预先包覆焊料层6,避免焊料层6与焊盘4之间发生相对移动。当进行倒装焊接时,以组为单位设置助焊层,即用助焊层7同时包裹两个相邻的焊盘4,使得助焊层7的包覆面积变大。相应地,焊料层6在焊接温度下熔化并充分包覆于焊盘4的表面,而包覆于焊料层6上的助焊层7辅助焊料层6在焊接温度下熔化以实现芯片1与基板2的连接。同时,由于将原来一个焊盘4对应一层焊膏的方式,转换为两个焊盘4对应一个助焊层7的方式,因此,对固晶机的精度要求变低,固晶机的点胶模块的对准时间缩短,使得点焊效果更高,节省时间,产量得到有效提高,更有利于倒装焊接芯片的工业化生产。
以上所述是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本实用新型的保护范围。

Claims (4)

1.一种倒装焊接芯片,包括芯片及基板,所述基板上设有焊盘,其特征在于,所述焊盘上包覆有焊料层,所述焊料层上包覆有助焊层,所述芯片通过焊料层及助焊层倒装焊接于基板上;
每一焊盘上包覆有焊料层,每相邻的两个焊料层被同一个助焊层所包覆;
所述焊料层的厚度为5~15微米。
2.如权利要求1所述的倒装焊接芯片,其特征在于,所述焊盘呈阵列排布。
3.如权利要求1所述的倒装焊接芯片,其特征在于,所述焊料层为锡层。
4.如权利要求1所述的倒装焊接芯片,其特征在于,所述焊盘为铜焊盘。
CN201520345046.7U 2015-05-26 2015-05-26 倒装焊接芯片 Active CN204946888U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520345046.7U CN204946888U (zh) 2015-05-26 2015-05-26 倒装焊接芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520345046.7U CN204946888U (zh) 2015-05-26 2015-05-26 倒装焊接芯片

Publications (1)

Publication Number Publication Date
CN204946888U true CN204946888U (zh) 2016-01-06

Family

ID=55014290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520345046.7U Active CN204946888U (zh) 2015-05-26 2015-05-26 倒装焊接芯片

Country Status (1)

Country Link
CN (1) CN204946888U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712899A (zh) * 2018-12-27 2019-05-03 通富微电子股份有限公司 一种半导体封装方法及半导体封装器件
CN113113395A (zh) * 2021-03-25 2021-07-13 Tcl华星光电技术有限公司 基板以及发光基板的制备方法
WO2023240576A1 (zh) * 2022-06-17 2023-12-21 厦门市芯颖显示科技有限公司 微型电子部件、绑定背板及绑定组件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712899A (zh) * 2018-12-27 2019-05-03 通富微电子股份有限公司 一种半导体封装方法及半导体封装器件
CN113113395A (zh) * 2021-03-25 2021-07-13 Tcl华星光电技术有限公司 基板以及发光基板的制备方法
WO2023240576A1 (zh) * 2022-06-17 2023-12-21 厦门市芯颖显示科技有限公司 微型电子部件、绑定背板及绑定组件

Similar Documents

Publication Publication Date Title
CN100576476C (zh) 芯片埋入半导体封装基板结构及其制法
CN102646606B (zh) Ic卡模块的封装方法
CN103219299A (zh) 集成电路封装组件及其形成方法
CN108461459A (zh) 一种负极对接双向整流二极管及其制造工艺
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN103794569A (zh) 封装结构及其制法
CN204946888U (zh) 倒装焊接芯片
CN104916592A (zh) 半导体装置的制造方法及半导体装置
CN103794587A (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN104051443A (zh) 新型高密度可堆叠封装结构及制作方法
CN103295926A (zh) 一种基于tsv芯片的互连封装方法
CN107331627A (zh) 一种芯片封装方法及芯片封装结构
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN203720871U (zh) 一种智能卡
CN202075772U (zh) 接触式ic卡模块
CN103762200B (zh) 芯片封装件及其封装方法
CN102208358A (zh) 一种在基板上焊接倒装芯片的方法及封装器件
CN102937663B (zh) 智能电表核心模块的封装结构及封装方法
CN103596358A (zh) Smt加法高密度封装多层线路板结构及其制作方法
CN203967124U (zh) 一种倒装封装多面发光的led灯
CN203608451U (zh) Smt加法高密度封装多层线路板结构
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN107919333A (zh) 一种三维pop封装结构及其封装方法
CN208127189U (zh) 一种负极对接双向整流二极管
CN203367268U (zh) 半导体芯片封装模组及其封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of utility model: Flip-chip and welding method thereof

Effective date of registration: 20170418

Granted publication date: 20160106

Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd.

Pledgor: FOSHAN EVERCORE OPTOELECTRONIC TECHNOLOGY CO.,LTD.

Registration number: 2017990000256

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20160106

Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd.

Pledgor: FOSHAN EVERCORE OPTOELECTRONIC TECHNOLOGY CO.,LTD.

Registration number: 2017990000256