一种电压转换为电流的跨导放大电路
技术领域
本实用新型涉及集成电路设计及信号处理领域,尤其涉及一种电压转换为电流的跨导放大电路。
背景技术
在射频微波通信中,对于输入的射频信号,需要通过低噪声放大器进行射频放大,然后经本振信号下混频到低频后,再经过低频放大器进行放大,经过滤波器进行选频,再经模数转换器(ADC)后交给基带处理。因此,低噪声放大器是射频接收***的关键电路。低噪声放大器的功耗和性能极大的影响了射频接收***的功耗和性能。
在现有集成电路设计中,要求芯片消耗的电流和功耗越低越好,对于移动射频***与设备尤其如此,比如手机。这样可以提高设备的使用时间。同时芯片片外的器件需要越少越好,既大大减少了***占用的面积,也降低了成本。
在目前收发机中,低噪声放大器电路通常如图1a和图1b所示(分为共源低噪声放大器和共栅低噪声放大器两种),输入的电压信号通过晶体管M1,通常为N类型晶体管(NMOS)或者P类型晶体管(PMOS)转化为电流。
由于电流复用可以保证在同样的噪声性能的基础上,减少电路的电流以及功耗,电流复用的低噪声放大器电路目前在实际中被广为使用。通过使用一对NMOS以及PMOS晶体管来替代单独的一个NMOS或者PMOS晶体管。这样一对NMOS以及PMOS晶体管可以提供单个NMOS或者PMOS晶体管提供的跨导,但只需要近似一半的电流,原理如图2a和图2b、以及图3a和图3b所示。图2b以单个NMOS管为例表示了替换,单管MN被一对MN以及MP替代。图3b以单个PMOS管为例表示了替换,单管MP被一对MN以及MP替代。
实用新型内容
本实用新型的目的在于提供一种电压转换为电流的跨导放大电路,以克服现有技术中的不足。
为实现上述目的,本实用新型提供如下技术方案:
本申请实施例公开了一种电压转换为电流的跨导放大电路,包括串联的多个交叉耦合电流复用基本单元,所述每个交叉耦合电流复用基本单元包括:
一差分电路,包括第一晶体管和第二晶体管;
一差分交叉耦合电路,包括第三晶体管和第四晶体管,所述第三晶体管与所述第一晶体管电流复用成对,所述第四晶体管与所述第二晶体管电流复用成对。
优选的,在上述的电压转换为电流的跨导放大电路中,所述第一晶体管和第三晶体管的源端之间是直接连接在一起、或者是分别接到电源或者地,或者是通过电容连接在一起;所述第一晶体管和第三晶体管的漏端之间是直接连接在一起,或者是通过电容连接在一起;所述第二晶体管和第四晶体管的源端之间是直接连接在一起、或者是分别接到电源或者地,或者是通过电容连接在一起;所述第二晶体管和第四晶体管的漏端之间是直接连接在一起,或者是通过电容连接在一起。
优选的,在上述的电压转换为电流的跨导放大电路中,所述第一晶体管和第二晶体管为P型晶体管,所述第三晶体管和第四晶体管为N型晶体管,所述第一晶体管和第二晶体管的源极和栅极之间分别连接有2个电容,所述第三晶体管和第四晶体管的源极和栅极之间分别连接有2个电容。
优选的,在上述的电压转换为电流的跨导放大电路中,所述电压转换为电流的跨导放大电路为共源放大电路、或共栅放大电路。
本申请还公开了一种电压转换为电流的跨导放大电路的噪声降低方法,将放大电路中的至少一个晶体管进行n次迭代,n≥2,每一次迭代是指将一个晶体管替换成电流复用成对的NMOS晶体管和PMOS管。
优选的,在上述的电压转换为电流的跨导放大电路的噪声降低方法中,所述放大电路包括串联的2个交叉耦合电流复用基本单元,所述每个交叉耦合电流复用基本单元包括2个成对的NMOS晶体管与PMOS晶体管,所述2个成对的NMOS晶体管与PMOS晶体管之间通过电容交叉耦合。
与现有技术相比,本实用新型的优点在于:与现有技术相比,由于采用了电流复用技术以及电容交叉耦合技术,本实用新型在实现同样的电压到电流的跨导基础上,降低了电路的电流与功耗。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a所示为现有技术中共源低噪声放大器的电路图;
图1b所示为现有技术中共栅低噪声放大器的电路图;
图2a所示为单个NMOS管的示意图;
图2b所示为成对的两个晶体管;
图3a所示为单个PMOS管的示意图;
图3b所示为成对的两个晶体管;
图4a所示为共源电路中单个晶体管的结构图;
图4b所示成对的晶体管;
图4c所示为一次迭代成对的晶体管;
图5所示为本实用新型实施例中交叉耦合电流复用基本单元的电路结构图;
图6所示为本实用新型实施例中N次迭代的电流复用电容交叉耦合电路图;
图7所示为本实用新型最佳实施例中电压转换为电流的跨导放大电路的示意图。
具体实施方式
本实施例的原理是为了进一步降低放大器的功耗,提出多级迭代成对NMOS晶体管与PMOS晶体管来替代单个NMOS晶体管或者PMOS晶体管的新的电路结构。
本实施例的电路思路就是第一步,把单个NMOS晶体管或者PMOS晶体管用成对的NMOS晶体管与PMOS晶体管替代,参图4a和图4b所示。
第二步,把成对里面的NMOS晶体管或者PMOS晶体管看成单个晶体管。用成对的NMOS晶体管和PMOS晶体管来替代,参图4c所示。
第三步,可以进一步把经过一次迭代后的电路中的每一个NMOS晶体管或者PMOS晶体管看成单个晶体管,用成对的NMOS晶体管和PMOS晶体管来代替。
第四步,重复第三步,直到电路其他限制停止,比如电源电压限制或者线性度限制。
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行详细的描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例采用迭代成对NMOS晶体管与PMOS晶体管替代单个NMOS晶体管或者单个PMOS晶体管的电压转换为电流的跨导放大器,包括共源放大器、共栅放大器、低噪声共源放大器、低噪声共栅放大器等,其主要将多个迭代成对NMOS晶体管与PMOS晶体管迭代,后一级的负载。
这些迭代的成对NMOS晶体管与PMOS晶体管的连接关系是在交流状态下,所有晶体管的栅端是短接在一起,源端是短接在一起,漏端也是短接在一起。晶体管的栅端之间或者是直接连接在一起,或者是通过电容连接在一起。晶体管的源端之间或者是直接连接在一起,或者是分别接到电源或者地,或者是通过电容连接在一起。晶体管的漏端之间或者是直接连接在一起,或者是通过电容连接在一起。电压信号经过放大器的输入对,被多个成对NMOS晶体管以及PMOS晶体管对转换为电流,然后电流在漏端叠加在一起送入下一级负载,参图4c所示。
采用上述的电路,转换为差分电路,并且把成对的NMOS晶体管与PMOS晶体管利用电容交叉耦合把相对应的晶体管的源端与栅端相连,构成电容交叉耦合电流复用基本单元电路CRCC。在图5中,用图3b和4b中的电路,组成差分输入差分输出电路。然后利用电容CC1、CC12、CC2和CC22把NMOS晶体管MN1和MN2的源与栅连接起来,利用电容CC3、CC32、CC4和CC42把PMOS晶体管MP1和MP2的源与栅连接起来。
把图5中电路作为基本单元,然后采用2个基本单元,上下连在一起,并且进行串联,这样可以进一步降低电路所需功耗。如图6所示。在晶体管MN1、MN12、MP1和MP12的源端加上电感,也可以加上NMOS晶体管或者PMOS晶体管的电流源,来构成图7所示的电流两次复用电容交叉耦合的低噪声放大器。
把N个基本单元,上下连在一起,进行串联,构成图6所示的N次迭代电流复用电容交叉耦合电路图
本实施例中的电路也可应用于低噪声放大器以外的其他电压转电流放大器单元。
在优选的实施例中,电路结构如图7所示。
在整体结构上,电路采用共栅低噪声放大器结构,与传统结构相比较,本实施例中电路采用了两级电流复用迭代结构,对于同样需要的跨导,电流可以减小4倍,通过采用在输入正负极之间通过电容交叉耦合的,可以进一步降低电流一倍,这样,整体的电路所需的静态电流与传统电路相比,可以降低8倍。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。