CN204423111U - 一种应用于智能电网集中器中的片上*** - Google Patents

Abstract

本实用新型提供一种应用于智能电网集中器中的片上***，包括：一处理器子***、一存储子***及一外设子***；所述处理器子***包括一主控处理器，所述主控处理器为一龙芯处理器。在其设计过程中，已经充分考虑到电力***集中器产品具体应用环境与要求，并留有相关接口作为集中器产品的功能扩展，因此，没有像采用其他国外处理器，或者单片机那样，还需要在集中器的电路中再增加辅助芯片；另外，由于采用国产龙芯处理器作为核心处理部件，减少了采用国外核心处理硬件的后门隐患，增强了***的安全性。

Description

一种应用于智能电网集中器中的片上***

技术领域

本实用新型涉及一种片上***，尤其涉及应用于智能电网数据采集处理***中的集中器中的片上***，属于集成电路技术领域。

背景技术

随着智能电网技术的发展，电力***数据采集***中集中器的应用，给电力能源的应用管理带来了更多的便利性。电力***中的集中器是将嵌入式Linux操作***、GPRS(General Packet Radio Service，通用分组无线服务技术)、复合通信及自适应组网技术应用于用电信息的采集、处理与抄表行业，该产品以具有一定处理能力的片上***或处理器作为核心处理单元、主要以GPRS和以太网作为远程上行数据传输模块、以低压电力载波和485通信模块作为下行通信方式，实现了电能数据的采集、传输、处理、显示和分析，这一产品的应用为电力部门提供一种新的用电信息采集与管理、控制手段。

集中器产品中的片上***(System on Chip)，是集中器中的控制***。其功能的优劣直接影响到集中器对电力信息数据采集和处理的能力和安全性，也影响到集中器产品的成本。目前应用到集中器产品中的控制***，大多基于国外ARM(Advanced RISC Machine，一种32位精简指令集处理器架构)处理器技术架构，也有一些产品则采用单片机作为集中器的***控制部件。一方面，随着智能电网技术的发展，集中器所担负的功能不断增多，人机界面也要求更加丰富，也要求更加智能化，因此，这些控制***则受相关技术条件的限制，不得不在控制***外再另外增加芯片，由此增加了集中器产品的成本。另一方面，由于智能电网***本身是一个开放性的电力信息网络***，开放性网络中的集中器处于信息采集、处理与传输的关口，集中器产品中所应用的GPRS、CDMA(Code Division Multiple Access，码分多址，是在扩频通信技术上发展的一种无线通信技术)、3G(3rd-Generation，支持高速数据传输的蜂窝移动通讯技术)、WIFI(WIreless-Fidelity，一种可将电脑、手持设备等终端以无线方式互相连接的技术)等信息传送机制，在采用国外核心处理硬件，***代码公开后，也容易构成各种不良信息的攻击的条件，若其遭受攻击则会扰乱局部供电***，甚至造成一定范围的停电事故，各类计算机病毒正是利用这些控制***中操作***的漏洞，对供电***进行攻击的，这些控制***缺少相应的防范措施，在电力信息采集和数据传输的安全性方面存在隐患。

实用新型内容

针对现有产品在存在的技术缺陷，本实用新型的目的在于基于国产龙芯处理器技术架构，提供一种智能电网集中器的片上***。

为实现上述目的，本实用新型采取的技术方案是：一种应用于智能电网集中器中的片上***，包括：一处理器子***、一存储子***及一外设子***；所述处理器子***包括一主控处理器，所述主控处理器为一龙芯处理器；处理器子***与存储子***通过一AXI总线连接；所述外设子***还包括一高速外设部，通过一AHB总线、一总线桥分别与处理器子***、存储子***相连接；还包括一低速外设部，通过一APB低速总线、总线桥分别与处理器子***、存储子***连接。

所述存储子***包括：一DDR2控制器；NAND控制器；外部静态存储器接口(EMI，External Memory Interface)。

所述DDR2控制器包括一控制器核心及一PHY，二者通过DFI接口连接；所述NAND Flash控制器中配备一内置的BUFFER；所述外部静态存储器接口具有8位数据线和20位地址线。

所述外设子***具有的接口包括：基本功能接口，用于连接其它电力设备，以实现电力***中上下级设备的信息的接收、处理及传输；通信接口，用于连接外部网络，以实现电力信息的高速、双向、实时及集成的通信；扩展功能接口，用于连接外部存贮器的连接以及用于本地信息的显示的实现。所述全部接口部分都封装在所述片上***之内。

所述外设子***通过一USB2.0OTG(On-The-Go)接口，实现设备间的3G/WIFI数据传送；一以太网接口：10/100M自适应以太网MAC(Media Access Control)控制器，支持MII/RMII(Medium Independent Interface，介质独立接口/Reduced Media Independent Interface，简化媒体独立接口)两种方式，以实现集中器采集信息通过以太网的传输。

所述外设子***包括8个UART(Universal Asynchronous Receiver/Transmitter通用异步收发传输器)接口，其中，3个接口支持RS232物理接口，3个接口支持RS485接口，1个接口为全功能串口，1个接口支持RS232物理接口并支持红外功能。

所述外设子***还包括2个SPI(Serial Peripheral Interface串行外设接口)接口，支持查询、中断和DMA(Direct Memory Access，直接内存存取)传输模式。

所述外设子***还包括通过标准SPI接口传输命令和数据的一ADC控制器(Analog-to-Digital Converter)。

所述外设子***还包括一7816接口控制器，用以实现片上***与SIM(Subscriber Identity Module客户识别模块)卡的接口功能。

所述外设子***还包括一GPIO(General Purpose Input Output)，用以作为可编程输入输 出接口。

如上所述，通过采取上述的技术方案：本实用新型的片上***在其设计过程中，已经充分考虑到电力***集中器产品具体应用环境与要求，并留有相关接口作为集中器产品的功能扩展，因此，没有像采用其他国外处理器，或者单片机那样，还需要在集中器的电路中再增加辅助芯片；另外，由于采用国产龙芯处理器作为核心处理部件，减少了采用国外核心处理硬件的后门隐患，增强了***的安全性。

附图说明

图1为本实用新型的片上***的结构框图；

图2为本实用新型的片上***中外设子***的结构示意图；

图3为本实用新型的片上***中DDR2控制器的结构框图；

图4为本实用新型的片上***中NAND Flash控制器的结构示意图；

图5为本实用新型的片上***中外部静态存储器接口功能框图。

具体实施方式

下面结合附图对本实用新型进行进一步描述。

本实用新型的片上***通过采用以32位龙芯处理器作为主控处理器，在内部总线架构采用了主流的AXI(Advanced eXtensible Interface，一种总线协议)、AHB(Advanced High-performance，一种总线)、APB(Advanced Peripheral Bus，***总线)总线，并针对片内设备的特点与应用需求进行了设计结构优化，提高了***性能与数据吞吐率。

在实际的应用中，电力***设备生产厂商在做集中器产品设计时，以往都是应用ARM芯片作为集中器的核心处理器，但ARM芯片并不是为集中器产品专门设计的，因此，在设计人员需要增加串口或其他通信方式时，不得不在ARM芯片外，再增加辅助芯片，以应对通信功能的扩展。这样，也就增加了产品的成本。而本实用新型的片上***则有效地解决了这些问题。

如图1所示，本实用新型的片上***采用0.13um标准CMOS(Complementary Metal Oxide Semiconductor，集成电路制造工艺)制造工艺，主频200～300MHZ。以32位龙芯处理器作为主控处理器，并在片内集成了功能模块与***设备控制模块，包括10/100Mbps以太网MAC控制器、USB2.0OTG控制器、DDR2控制器、NAND Flash控制器、I2C、UART、SPI。作为主控处理器的32位龙芯处理器，是一款基于操作队列复用的7级流水RISC处理器，具有独立的16KB指令cache与16KB数据cache，支持MMU(Memory Management Unit，内存 管理单元)，可以运行Linux、WinCE、VxWorks主流操作***。具有MIPS-II(Microprocessor without interlocked piped stages无内部互锁流水级的微处理器)，指令兼容、32位字长的定点数据通路、支持寄存器重命名、动态调度、乱序执行特征。

优选的，片上***采用了低功耗优化措施，包括休眠模式、关闭无用时钟、低频运行，可降低整个***及对应的控制单元的功耗。

32位龙芯处理器作为主控处理器，包含如下功能：

支持NAND Flash与SPI两种启动模式；DDR2控制器，支持16x533Mbps数据传输速率；NAND Flash控制器，支持8位SLC/MLC NAND Flash颗粒；外部静态存储器接口(EMI接口)；10/100Mbps自适应以太网MAC控制器；USB2.0OTG控制器；多通道DMA控制器；8个UART接口，支持包括2/3/8线以及232/485不同类型的串口；2个SPI主机接口；2个7816主机接口；1个I2C主机接口；2个PS2主机接口；4路ADC接口；4个可编程定时器；1个看门狗定时器；87个可编程GPIO引脚与31个外部中断源；片上可编程PLL时钟发生器。

如图1所示，本实用新型的片上***内集成了DDR2控制器。

如图3所示，所述DDR2控制器的结构包括控制器核心和DDR2PHY两部分，其中，控制器核心部分负责内存时序信息控制、初始化序列的控制以及相应内存访问命令的生成；PHY部分负责与DDR2芯片颗粒的交互，为数据的稳定准确采样提供保障。其数据传输速率为16x533Mbps；内存容量为256MB；支持16位位宽的内存颗粒；支持一个rank的内存颗粒；支持Burst长度为4或者8的内存颗粒；有AXI和AHB两个主机端口；PHY时序可软件调节。

优选的，DDR2控制器核心有两个主机端口，分别是Port 0AXI接口和Port 1AHB接口，数据位宽均为32位。其中AXI接口与***中的龙芯处理器相连接，它通过XPI(AXI port interface)模块将AXI信号转化为内部数据包；AHB接口使用AHB总线与***中其它需要使用内存的模块相连接，它包含一个A2X(AHB to AXI)模块，用来将AHB信号转换成AXI信号，然后经过同样的XPI模块将AXI信号转化为内部数据包。内存控制器核心的编程接口采用32位的APB总线，连接到软件接口单元SIU。

如图1所示，本实用新型的片上***内集成了NAND控制器。

所述NAND控制器如图4所示。

其中，AHB WRAPPER模块用于将AHB数据转换成内部总线数据格式；BIU(BUS Interface Unit)模块将内部总线传输变成内部控制器的命令。FSM(Special Function Registers)模块负责和NANDFlash存储器的接口。模块内包含一组特殊功能寄存器用于NAND Flash颗粒的接口时序参数、读/写传输方式和一些其它传输设置定义。ECC为检错纠错模块，用于检 查错误并纠正相应的错误比特位。

DMA模块用于加速数据的传输。数据可以从BUFFER传给MEMORY，也可以从MEMORY传给BUFFER。BUFFER模块用于读写的缓冲，当对NAND Flash颗粒进行整页的读操作时，数据先存放在BUFFER里，再由DMA通过AHB总线传送给MEMORY或是其他HOST。对颗粒进行整页的写操作时，首先由HOST将数据写入BUFFER，然后控制器将BUFFER中的数据写入外部的NAND Flash颗粒。

如图1所示，本实用新型的片上***内集成了外部静态存储器接口。

所述外部静态存储器接口如图5所示。

外部静态存储器接口具有8位的数据线和20位的地址线，支持与SRAM或NOR Flash工作时序类似的设备。片上***通过接口连接外部设备，可同时支持三个设备；配置好EMI接口的时序，即可通过EMI接口对外部设备进行读写等操作，可单独配置每个设备的读写时序，也可配置每个片选对应的地址。

如图1所示，本实用新型的片上***内集成了功能模块与外设接口，根据总线接口、总线带宽需求以及外设接口具体特点，模块采用了多层总线的架构：1条32位AXI主干总线、1条32位AHB总线以及1条32位APB总线。所有模块按照不同特点连接在3条总线上。模块中存储子***中DDR2存储器是关键的资源，为了尽可能地提高存储器资源的利用率，并同时满足不同功能模块的存储带宽需求，模块内部采用了多个数据端口的DDR2控制器。围绕DDR2控制器具有优先级可配置的数据接口，尽可能合理地安排各功能模块在不同的总线上，使得存储器资源得到充分利用，同时也满足各功能模块的存储带宽需求。为了保证主控CPU的处理能力，主干总线采用了32位的AXI总线。USB、以太网MAC等高速设备连接到AHB总线。其他低速***设备连接到APB总线。

存储子***采用DDR/DDR2接口；支持16位DDR/DDR2，支持533Mbps数据传输；NAND Flash接口：支持8位NANDFLASH；支持NAND启动；NORFLASH/SRAM接口：最大支持512KB，8位，支持NORFLASH启动。

如图2所示，本实用新型的片上***内集成了USB2.0OTG控制器，用于实现数据采集内容的3G/WIFI的通信。USB OTG控制器可以支持主机模式和设备模式，但是，在同一时刻下只能工作于一种模式。USB OTG控制器内部集成DMA控制器，USB OTG控制器发送包和接收包的数据访存操作都是由DMA控制器来完成。USB2.0OTG控制器也支持非点对点模式。主机模式下共有8个通道，设备模式下共有5个端点。USB2.0OTG控制器支持IEEE802.3协议，支持标准MII/RMII接口，支持10/100Mbps传输速率，支持全双工和半双工操作模式，内置接收和发送DMA，自动丢弃错误帧，支持对特殊MAC地址的检测，Hash表支 持对单播和多播地址的匹配，支持混杂模式，即可接收LAN中所有帧，支持VLAN帧的识别，支持IP报文头部总和校验码字段检验，支持TCP/IP报文中总和校验码字段***。

如图2所示，本实用新型的片上***内采用10/100Mbps MAC自适应以太网MAC控制器，以实现集中器采集信息通过以太网的传输。兼容IEEE 802.3-2008协议标准，支持全双工和半双工操作，支持标准的RMII和/或MII接口。

MAC控制器的数据收发通过AHB总线与DDR2关联，MAC控制器的寄存器通过APB总线由CPU来操作，MAC通过标准的MDIO接口配置和控制片外的PHY芯片。MAC控制器支持DMA接收和发送，内部在接收和发送方向各有一个2048字节的FIFO作为缓存。

接收过程：MAC模块按照-10/100Mbps的带宽通过RMII或MII接口接收并解析来自PHY芯片的数据流。发送过程：软件准备好待发送的数据，配置列表，启动DMA模块将数据，按照以太网MAC帧格式以及其它要求，形成一个完整的MAC帧。在发送时，模块首先自动生成并发送前同步码和帧开始定界符，然后开始发送组装好的MAC帧。

如图2所示，本实用新型的片上***内集成了8个UART接口，分别为UART0、UART1、……、UART7。串口UART0、UART1、UART2支持RS232物理接口；串口UART3、UART4、UART5支持RS485接口，兼容RS232物理接口且支持DMA功能；串口UART6为8线全功能串口且支持DMA功能；串口UART7支持RS232物理接口并支持红外功能。8个UART均兼容16550A协议，支持5～8位数据位，支持1/1.5/2位停止位。所有的UART均可配置波特率时钟，UART0～UART5为8个波特率时钟周期采样1bit数据，UART6、UART7为16个波特率时钟周期采样1bit数据。UART模块使用0.5个波特率时钟周期进行再同步，允许波特率误差可达4％～7％。所有的UART均具有可编程发送缓冲器空中断功能。这些接口用于电力数据的采集、数据管理和存储。也用于***的终端参数设置和查询、自检和异常记录和告警功能，以及***的自检、初始化和远程软件升级。

如图2所示，本实用新型的片上***内集成了2个SPI串行外设接口，用于WIFI通信和其它的应用扩展。2个SPI接口，分别为SPI0和SPI1，均为主机模式。SPI1接口支持启动功能，支持查询、中断和DMA传输模式，支持256种波特率，支持字节休眠功能，数据帧长度可配置为2-17位，支持MSB优先或LSB优先，支持全双工通信，支持全部四种SPI模式。支持查询、中断和DMA传输模式。

如图2所示，本实用新型的片上***内采用了I2C(Inter－Integrated Circuit)总线两线式串行总线接口，包含数据线SDA和时钟线SCL，SCL和SDA线是双向的。片上***作为I2C总线的控制，控制总线上的数据通信。支持标准、快速和高速三种速度模式，并向下兼容。如果设为高速模式，则可以与支持标准、快速和高速的SLAVE设备进行通信。

如图2所示，本实用新型的片上***采用了ADC控制器(Analog-to-Digital Converter)，片上集成的ADC控制器主要有以下特性：通过标准SPI接口传输命令和数据；最大分辨率为12位；输入最大的SPI时钟是6MHz，对应最大采样率120Ksps；可以当4路ADC输入，支持低功耗模式，支持软件复位。

如图2所示，本实用新型的片上***采用了7816接口控制器。7816接口控制器主要完成片上***与SIM(Subscriber Identity Module客户识别模块)卡的接口功能，***中有两组7816接口控制器，这两组7816控制器在功能上完全相同。它将CPU通过总线发来的数据保存在发送FIFO中，并以符合ISO7816-3标准的信号形式发送到外部端口，同时接收SIM卡返回的数据，存于内部的接收FIFO中，CPU读取接收FIFO中的数据进行解析。同时，本模块还对SIM卡提供时钟、复位和电源的控制，用户可以通过此接口向SIM卡发出复位信号，接收ATR响应，规定接口速率，发送命令，接收应答。7816接口控制器具有以下功能：支持ISO7816-3协议，异步半双工模式，支持控制线电压为3V，支持T＝0协议，不支持T＝1协议，卡激活(冷复位)，热复位，卡释放，为卡提供可控时钟，提供可控波特率，支持正向模式和反向模式，支持奇偶校验，支持自动重传

如图2所示，本实用新型的片上***采用了GPIO(General Purpose Input Output)作为可编程输入输出接口，片上***中除了专用引脚之外的所有引脚都复用为GPIO引脚，CPU通过GPIO控制器来访问GPIO引脚。***中包含87个通用输入/输出端口管脚。

优选的，87个GPIO由A，B，C三组组成，A组有31个GPIO，B组有32个GPIO，C组有24个GPIO。其中A组的31个GPIO具有中断功能。当接口类型为“GPI”时，说明该端口只能作可编程输入使用，如果配置成输出则无效。类型为“GPO”时，说明该端口只能作可编程输出使用，如果配置成输入则无效。类型为“GPIO”，说明该端口作可编程输入输出使用。

Claims (10)

1.一种应用于智能电网集中器中的片上***，其特征在于，包括：一处理器子***、一存储子***及一外设子***；所述处理器子***包括一主控处理器，所述主控处理器为一龙芯处理器；所述处理器子***与存储子***通过一AXI总线连接；所述外设子***还包括一高速外设部，通过一AHB总线、一总线桥分别与处理器子***、存储子***相连接；还包括一低速外设部，通过一APB总线、总线桥分别与处理器子***、存储子***连接。

2.根据权利要求1所述的应用于智能电网集中器中的片上***，其特征在于，所述存储子***包括：一DDR2控制器；NAND控制器；一外部静态存储器接口。

3.根据权利要求2所述的应用于智能电网集中器中的片上***，其特征在于，所述DDR2控制器包括一控制器核心及一PHY，二者通过DFI接口连接；所述NAND Flash控制器中配备一内置的BUFFER；所述外部静态存储器接口具有8位数据线和20位地址线。

4.根据权利要求1所述的应用于智能电网集中器中的片上***，其特征在于，所述外设子***具有的接口包括：基本功能接口，以实现电力***中上下级设备的信息的接收、处理及传输；通信接口，用于连接外部网络，以实现电力信息的高速、双向、实时及集成的通信；扩展功能接口，用于连接外部存贮器以及用于本地信息的显示的实现。

5.根据权利要求1所述的应用于智能电网集中器中的片上***，其特征在于，所述外设子***通过一USB2.0OTG接口，实现设备间的3G/WIFI数据传送；一以太网接口：10/100M自适应以太网MAC控制器，支持MII/RMII两种方式，以实现集中器采集信息通过以太网的传输。

6.根据权利要求1所述的应用于智能电网集中器中的片上***，其特征在于，所述外设子***包括8个UART接口，其中，3个接口支持RS232物理接口，3个接口支持RS485接口，1个接口为全功能串口，1个接口支持RS232物理接口并支持红外功能。

7.根据权利要求1或6所述的应用于智能电网集中器中的片上***，其特征在于，所述外设子***还包括2个SPI接口，支持查询、中断和DMA传输模式。

8.根据权利要求7所述的应用于智能电网集中器中的片上***，其特征在于，所述外设子***还包括通过标准SPI接口传输命令和数据的一ADC控制器。

9.根据权利要求8所述的应用于智能电网集中器中的片上***，其特征在于，所述外设子***还包括一7816接口控制器，用以实现片上***与SIM卡的接口功能。

10.根据权利要求9所述的应用于智能电网集中器中的片上***，其特征在于，所述外设子***还包括一GPIO，用以作为可编程输入输出接口。