CN101087235A - 一种基于fpga的多功能通信接口转换设备和方法 - Google Patents

Abstract

一种基于FPGA的多功能通信接口转换设备，主要包括以太网接口、CAN接口、USB接口和RS232接口四个通信接口模块和一个FPGA控制模块，通过FPGA对四个接口模块进行控制，使得从其中一个接口收到的数据能够及时地转换输出到其它接口，从而实现四种不同接口之间的数据通信。本发明具有集成度高、功能完善、转换速度快、应用灵活等特点，为以上四种通信接口相互之间数据交换提供了一种简单、高效的解决方案。

Description

一种基于FPGA的多功能通信接口转换设备和方法

技术领域

本发明属于电子信息技术领域，特别是信息通信领域。

技术背景

网络化是目前电子产品发展的一个主要方向，各电子产品不仅仅自身要实现一定的功能，而且还要求其有一个数据通信接口以方便与其它产品进行互联，因此，各电子产品或设备常常会预留一个标准通信接口。因为各厂商考虑到自身产品的特点及各自的技术优势，使得目前市场上不同产品的通信接口互不统一。

以太网接口是目前计算机之间相互通信的主要接口，以太网络现在已经深入到世界的每一个角落，嵌入式产品中如果也采用以太网接口作为数据通信接口，一方面，可以利用已有的通信线路实现远程通信，另一方面，可以利用已有的比较成熟的各种标准协议，保证数据通信的可靠性。因而以太网通信成为当前嵌入式领域研究的热门通信方式。CAN接口具有硬件连接简单、实时性强、性价比高等特点，它能够满足现代自动化通信的需要，已成为工业数据总线通信领域中最为活跃的一支。USB接口已经成为个人计算机的标准的外设接口，它具有诸多特性和优点：统一了各种接口设备的连接头，即插即用(plug and play)特性，“热插拨”(hot attach and detach)特性，具备12Mbps的标准传输速率及更高的传输速率，最多可以连接127个设备，可由USB电缆供电而不需要附加电源，具有电源管理功能，已经成为计算机外设接口的一个通用标准。RS232接口则是最古老也是最简单、最常用的串行通讯接口，因其协议简单、硬件连接方便也得到了广泛的应用。以上四种接口由于其自身特点而均有着广泛的应用领域和应用前景，在短期内任何一种接口都不可能取代其它接口而一统天下，随着各种通信接口的进一步广泛使用，不同接口之间的数据交换也成为必要。

发明内容

本发明的目的是提供一种以太网接口、CAN接口、USB接口、RS232接口之间数据交换的设备和实现方法。

本发明采用高速、稳定的FPGA器件作为核心控制器件，集以太网接口、CAN总线接口、USB接口和RS232接口四种普遍使用的通信接口于一体，通过FPGA对各接口进行控制，实现了以上接口之间的数据交换。使具有不同标准接口的设备相互连接、通信成为可能。

本发明主要包括以下几个模块：①电源管理模块，②FPGA模块，③以太网接口模块，④CAN接口模块，⑤USB接口模块，⑥RS232接口模块。电源管理模块为整个***各模块提供电源，分别为输出3.3V和1.5V电压供电给FPGA控制模块，输出5V电压供电给各接口模块。FPGA模块是整个***的核心控制模块，它直接与四个接口模块相连，在设备工作时，FPGA模块主要负责从其中一个接口(当此接口有数据收到时)读取数据，并将所取得的数据转换输出到其它接口。以太网接口模块直接与FPGA模块相连，该模块在FPGA控制下接收以太网数据包或者将待发送的数据打包并发给以太网络。CAN接口模块直接与FPGA模块相连，该模块在FPGA控制下接收CAN总线数据或者将要发送的数据按CAN协议发送到CAN总线上。USB接口模块直接与FPGA模块相连，该模块在FPGA的控制下主要负责从USB数据线中读取数据或将数据发送到USB数据线路中。RS232接口模块，该模块通过对FPGA进行编程，在FPGA内部得已实现，在控制模块的控制下，该模块接收RS232数据或者将数据转换成串行RS232格式输出。

本发明中的以太网接口模块数据的收发是按以太网协议进行的，一个标准的以太网物理传输帧由七部分组成，如表1所示，整个传输帧中除数据段长度不定外，其它部分的长度均固定不变，数据发送时，由FPGA模块将待发送数据写入以太网接口模块，然后发出发送命令，以太网接口模块将待发送的数据按表1的格式添加各字段，并将数据进行并串转换发往以太网络。在接收数据时，由以太网接口模块自动检测网络数据，判断正确数据帧是否到来，如有数据收到，则将其中的数据字段提取并存入接收缓存，FPGA检测到有数据收到时，则从该模块中直接提取所接收数据。

                             表1以太网物理传输帧结构表

PR	SD	DA	SA	TYPE	DATA	FCS
							同步位	分隔位	目的地址	源地址	类型	数据	帧校验序列
56bit	8bit	48bit	48bit	16bit	46～1500bit	32bit

本发明中的CAN接口模块数据收发是按照CAN协议进行的，CAN协议通信格式中有四种帧格式：数据帧、远程帧、差错帧和超载帧。其中数据帧和远程帧的发送需要在控制器的控制下进行，而差错帧和超载帧的发送是在错误发生和超载发生时自动进行的。因此，一般只考虑前两个帧的结构，由于其它几种接口无法具本区分数据和命令，本控制设备数据通信只对数据帧做出处理，CAN协议数据帧结构如表2所示，其中数据场最多不超过8个字节，在数据发送时，除数据场外，其它各结构均由CAN接口模块自动进行添加。而在数据接收时，同样由CAN接口模块对该帧数据进行提取，获取其中数据，然后通知FPGA模块进行数据提取。

                            表2 CAN数据帧结构表

帧起始

仲裁场

控制场

数据场

CRC场

ACK场

帧结束

本发明中的USB接口模块是按USB通信协议进行数据传输的，本设备被配置为从设备模式，因此，在接入总线时，必须由USB Host(主机)对其进行枚举，并加载USB驱动程序，直到枚举成功后，USB接口模块才可以在FPGA控制下进行数据收发。

本发明中的RS232接口模块是按照RS232标准协议进行数据传输的，发送时，将待发送数据通过并串转换，并添加起始位和停止位进行串行发送。数据接收与之相反，当检测到起始位后开始接收数据，直到收到停止位为止。将所接收数据通过串并转换后存入接收缓存，并通知FPGA控制模块。

本发明中的FPGA控制模块控制各通信接口模块的数据收发，通过软件编程实现了各接口对应的控制器模块、接收检测模块、FIFO控制模块、FIFO模块、发送检测电路模块和一个状态寄存器等模块的功能，模块之间的具体连接如图1所示。

各接口控制器模块：针对每个外部接口电路，都设计一个专用控制器对其进行控制，各控制器直接控制各通信接口，主要实现对各接口初始化配置和读写逻辑设计。各控制器相互独立，且并行工作，因此，其中任何模块发生错误均不影响其它模块之间相互转换，保证了电路的实时性和稳定性。

接收检测模块：每一个接口控制器连接一个接收检测模块以不断检测各接口是否有数据收到，针对每个接口设计不同的检测方法，对于以太网接口，检测模块通过循环读取BNRY和CURR两个指针来确定是否有数据包收到；对于CAN总线接口检测电路，则通过检测中断信号，当有中断发生时，然后判断中断寄存器是否为接收中断来确定是否有数据收到；对于USB接口，同样采用中断方式，当检测到有中断产生时，读取中断寄存器是否为接收中断来确定数据包是否收到；对于UART接口，则通过检测接收完成信号来确认数据包是否收到。

状态寄存器：接收检测电路循环检测各接口模块，当任何一个接口有新的数据包收到时，接收检测模块会修改状态寄存器内容以标记是否有新的数据需要转换到其它接口输出，而当数据转换完成后，该状态寄存器又会被清空以标记此设备进入空闲状态，状态寄存器的具体控制方法为：每一个接口单元对应状态寄存器的一位，当任何一个接口接收数据完成后，便将除与其对应那一位之外的其它三位置位，表示其它三个端口均有数据等待发送，当任何一下接口把所接收到的数据发送完成后，便将该接口对应的状态寄存器状态位清零。

发送检测电路模块：此模块直接与状态寄存器、FIFO控制逻辑模块及各接口控制器相连，它不断循环检测状态寄存器，一旦发现状态寄存器中的某一位被置位，便开始从FIFO中读取数据，然后把数据按各接口协议格式进行打包并控制各接口控制器将数据发送，等任何一个接口数据发送完毕后，清除该接口对应状态寄存器位，当状态寄存器全部清零后，接收检测模块便可以进入继续检测状态。

FIFO控制逻辑模块：此模块直接与FIFO(先进行出)模块相连，控制FIFO的读写操作，其内部设置一个写入指针，一个读出指针，每当有新数据到来时，写入指针自动加一，当增加到RAM的溢出值时自动清零而重新计数。而读出指针与写入指针工作过程类似。当读出指针等于写入指针时，表明FIFO序列数据已经全部读出。FIFO结构设计保证了数据的先入先出。

本发明具有集成度高、功能完善、转换速度快、应用灵活等特点，为以上四种通信接口相互之间数据交换提供了一种简单、高效的解决方案。

附图说明

图1为FPGA内部控制逻辑结构图；

图2为本发明的硬件设计示意图；

图3(a)、(b)为多功能通信接口转换设备检测接收模块、数据发送模块软件设计流程图。

具体实施方式

下面结合附图对本发明进行进一步的描述。

1.硬件设计

多功能通信接口转换设备硬件结构如图2所示，电源管理模块输出三路电压5V、3.3V和1.5V。其中，5V供电给各接口模块，而3.3V和1.5V供给FPGA。此部分设计只需采用通用稳压芯片即可满足应用要求。实际5V供电采用芯片MAX6065，3.3V和1.5V供电采用芯片ASM1117-3.3和ASM1117-1.5。

FPGA模块采用Altera公司的低成本芯片EP1C6Q240C8，其共有5980个逻辑单元，可用IO引脚达185个，存储器有92160bit，采用1.5V给内核供电，3.3V给IO引脚供电，此芯片内部资源丰富，完全可满足本设备应用需求。

以太网接口模块主要由RJ45接口、隔离变压器及以太网控制器三部分组成，网络信号通过八类非屏蔽双绞线后从RJ45接口输入本设备，然后经隔离变压器滤波后进入以太网控制器，隔离变压器采用20F001，以太网控制器选用Realtek公司生产的一种高度集成的、全面支持IEEE802.3标准的以太网控制芯片RTL8019AS。硬件具体连接时RTL8019的IOCS16B引脚通过一个27kΩ下拉电阻接成低电平，使RTL8019AS工作于8bytes数据传输方式，JP接成高电平使RTL8019AS工作于跳线工作模式，IORB、IOWB直接与FPGA相连，RTL8019AS共有20根地址线，其中只用到SA0～SA4，SA8，SA9，其余全部接地。数据线SD0～SD7与FPGA直接相连。

CAN总线接口模块主要由CAN通讯控制器SJA1000、CAN总线收发器82C250组成，SJA1000的AD0-AD7、CS、WR、RD、ALE分别与FPGA模块的对应引脚相连，INT也直接连接到FPGA的一个引脚，FPGA模块通过中断方式与SJA1000进行数据交换。

USB接口模块主要采用Philips公司PDIUSBD12芯片，使用6M晶振提供时钟，RESET_N脚增加复位电路以使芯片可靠复位，D+和D-信号分别接1.5MΩ的下拉和上拉电阻降低噪声干扰。为提高***稳定性PDIUSBD12的CLKOUT没有使用，PDIUSBD12通过ALE引脚的内部逻辑产生选通信号以区别并行总线上传输的信息是命令还是数据，一个奇数地址表示往PDIUSBD12写入命令，一个偶数地址表示读/写数据，PDIUSBD12的INT_N引脚直接接FPGA，以便FPGA检测其中断信号。

RS232接口模块主要包括一个UART(通用异步收发)控制器和一个电平转换芯片，其中电平转换采用MAX3232芯片，将RS232电平转换为TTL电平后连接到UART控制器上，UART控制器没有对应的专用控制芯片，而通过软件编程使其集成在FPGA内部实现。具体方法为，首先设计一个波特率发生器，将FPGA***时钟进行分频，本设备采用波特率为9600bps，当然，根据实际需要，此波特率可以通过软件轻易修改；然后设计UART发送模块，这部分为一状态机，在波特率时钟的控制下实现各状态的转移，具体是将待发送数据通过并串转换然后添加一个起始位和一个停止位，并随着各个状态的改变而逐位输出到TXD引脚；最后设计UART接收模块，此部分也为一个状态机，在检测到起始位后循环读取RXD引脚电位，直到接收到停止位为止，接收完成后，发出接收完成信号，以通知相关数据处理模块对所接收数据进行处理。

2.软件设计

多功能通信接口转换设备软件设计流程如图3所示，上电后，FPGA首先对各接口模块进行复位和初始化操作，其中，SJA1000被配置为BasicCAN模式，而PDIUSBD12配置为模式0，非同步传输模式。初始化完成后，进入接收循环检测状态，检测各接口有无数据收到，如没有则继续检测，如有，则从相应接口模块读取数据，并按照该接口协议该数据包进行解析，确认为数据后，则将该数据读入FIFO缓存，并同时改变状态寄存器内容，以通知发送模块将该数据从转换到其它接口输出，接着循环检测状态寄存器的值，直到数据已全部转换输出到其它各接口后，再次进入接收循环检测状态，等待新的数据的到来。

而发送模块则不断循环检测状态寄存器，查看是否接收到新的数据，若有，则根据状态寄存器内容将FIFO中的数据写入到相应各接口模块，并启动发送，等待发送完成后，清空相应接口模块对应的状态寄存器，使该设备继续进入接收检测状态，等待下一次数据的到来。

Claims (2)

1.一种基于FPGA的多功能通信接口转换设备，其特征在于：以FPGA为核心控制器件，以以太网接口、CAN接口、USB接口和RS232接口构成***电路，通过FPGA对各接口进行控制，实现了四种接口之间的数据交换，具体硬件模块包括：电源管理模块，FPGA模块，以太网接口模块，CAN接口模块，USB接口模块和RS232接口模块，通过对FPGA进行编程，实现接收检测，及FIFO控制；电源管理模块为整个***各模块提供电源，FPGA模块是整个***的核心控制模块，它直接与四个接口模块相连，设备在工作时，FPGA模块负责从其中一个接口提取数据，并将所得数据转换输出到其它接口，以太网接口模块在FPGA控制下接收以太网数据包或者将待发送的数据打包并发给以太网络；CAN接口模块在FPGA控制下接收CAN总线数据或者将待发送的数据按CAN协议发送到CAN总线上；USB接口模块在FPGA的控制下，从USB数据线中读取数据或将待发送数据发送到USB数据线路中；RS232接口模块，该模块是通过对FPGA进行编程，在FPGA内部实现，接收RS232数据或者将数据转换成串行RS232格式输出。

2.根据权利要求1所述的基于FPGA的多功能通信接口转换设备的实现方法，其特征在于：***上电后，FPGA对各接口模块进行复位和初始化操作，然后进入接收循环检测状态，当任何一个接口有新的数据包收到时，接收检测模块修改状态寄存器内容并标记，发送检测模块判断状态寄存器以确定是否有新的数据需要转换到其它接口，数据转换完成后，状态寄存器标记被清空，FIFO控制逻辑模块直接与FIFO模块相连，控制FIFO的读写操作，其内部设置一个写入指针，一个读出指针，有新数据到来时，写入指针自动加一；发送模块则不断循环检测状态寄存器，查看是否接收到新的数据，若有，则根据状态寄存器内容将FIFO中的数据写入到相应各接口模块，并启动发送，等待发送完成后，清空相应接口模块对应的状态寄存器，使该设备继续进入接收检测状态；FPGA控制模块控制各通信接口模块的数据收发，实现了各接口对应的控制器模块、接收检测模块、FIFO控制模块、FIFO模块、发送检测电路模块和状态寄存器模块的功能。

Images