CN204258759U - 一种可多次连续复位的复位电路 - Google Patents

Abstract

本实用新型公开了一种可多次连续复位的复位电路，涉及微控制器复位控制领域。当对芯片进行第一次上电时，通过二极管接法的P2对CN进行充电，所接的数字电路完成复位；但是电源短时间内掉电且重新上电时，由于CN上的电荷不能迅速释放掉，复位电路不能完成复位功能，造成***不能正常工作。本实用新型在原有复位电路基础上增加了一个二极管接法NMOS管DP，此结构的功能是在电源掉电的短时间内，可以使CN上的储存的电荷能够迅速释放，从而恢复复位电路中储存电荷电容的初始状态。本实用新型对芯片可能会发生重复上电掉电的情况下，增加了芯片的实际应用环境的稳定度和可靠性，对微控制器类复位电路具有较高的实际应用价值。

Description

一种可多次连续复位的复位电路

技术领域

本实用新型涉及微控制器复位控制领域，尤其是电源不稳定或需短时间对芯片重复上电、掉电的一种可多次连续复位的复位电路。

背景技术

现代科技领域对电子产品性能的要求越来越高，微处理器***的稳定性和抗干扰能力是电子工程师面临的一大难题，电源监控技术就是解决这一难题的有效手段之一。上电时上电复位(Power on Reset，PoR)电路对数字电路中移位寄存器、D触发器和计数器、模拟电路中的振荡器、比较器等单元电路进行复位，保证电路在上电过程能正确启动。上电复位信号在电源电压上升过程中一直保持低电平(有效复位电平)，直到电源电压稳定达到***规定的正常工作电压后转变为高电平。

但在某些应用过程中，经常需要对芯片整体进行重复的上电掉电，而传统的复位电路模块，由于在电源断电产生电源毛刺，储存电荷的电容不能迅速将电荷放掉，待电源恢复时，由于电容两端仍维持较高电压，芯片电路不能自动复位，造成***不能正常工作。

实用新型内容

本实用新型所要解决的技术问题是提供一种可短时间内对电源进行多次上电掉电过程中，复位电路继续有效的复位控制电路。本复位电路具有结构简单、集成度高、占用面积小等特点，适合单片集成。

为解决上述技术问题，本实用新型采用以下技术方案来实现：一种可多次连续复位的复位电路，包括电荷充电电路、第一倒相器和第二倒相器，其特征在于：还包括电荷放电电路；电荷放电电路的输出端与电荷充电电路的充电电容端相连接；

所述的电荷放电电路由反偏MOS管或者二极管构成。

其中，所述的电荷充电电路包括第二MOS管P2和NMOS管CN，电荷放电电路中第五MOS管DN为NMOS管；其中，第五MOS管DN的漏极与电源VDD相连接，源极与栅极相连接，源极与NMOS管CN的栅极相连接。

其中，所述的电荷充电电路包括第二MOS管P2和NMOS管CN，电荷放电电路中第五MOS管DP为PMOS管；其中，第五MOS管DP的源极与电源VDD相连接，源极与栅极相连接，漏极与NMOS管CN的栅极相连接。

本实用新型与背景技术相比，具有如下优点：

(1)本实用新型需要的器件数量较少，当电荷充电电路需要放电时，仅需要一个反偏二极管接法的MOS管对其进行放电，本实用新型的方法将有利于减小芯片的尺寸。

(2)与现有技术相比，本实用新型的效果是在芯片的二次上电时，复位模块电路重复使用有效。

(3)从电路结构上相比于其他的设计，本设计极大的精简了电路规模，降低了电路的设计复杂度，增加了***的可靠性。

附图说明

图1为本实用新型N型MOS二极管接法的上电复位电路；

图2为本实用新型P型MOS二极管接法的上电复位电路。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图和实施例对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型提供了CMOS工艺设计的一种用于芯片上电复位或需短时间要对芯片重复上电、掉电的复位控制电路模块结构，本实用新型通过对比传统的上电复位电路，提出了一种结构新颖简单、性能可靠稳定的电路。

图1为本实用新型N型MOS二极管接法的上电复位电路，实施例按照图1连接电路，本复位电路包括NMOS管DN、PMOS管P2、PMOS管P3、NMOS管CN、NMOS管N3和NMOS管N4；其中NMOS管DN栅极和源极相连构成二极管反偏连接方式，PMOS管P2栅极和漏极相连构成正偏二极管连接方式，NMOS管CN漏极和源极相连构成电容连接方式，PMOS管P3和NMOS管N3构成第一倒相器电路，PMOS管P4和NMOS管N4构成第二倒相器电路，这两级倒相器电路为电荷充电电路输出的电压进行整形。

当对芯片进行上电时，电源电压通过正偏二极管连接的PMOS管P2对电容连接方式的NMOS管CN进行充电，经过仿真验证可知：由N型晶体管构成的电容在10～100pF之间，两个由栅极和漏极连接构成的二极管形式连接的PMOS的等效电阻约为1M欧姆，其中NMOS构成的等效电容的大小和PMOS连接二极管形式的等效电阻大小决定了芯片上电复位的时间长短。

当芯片第一次上电时，电荷充电电路输出端上电压从零升高至由P3和N3构成的倒相器的翻转电平时，第一倒相器输出电压变低，第二倒相器输出电压变高。由于DN构成的二极管处于反偏状态，其等效电阻在100G欧姆以上，故在上电过程DN管子未起作用，基本可以忽略。

当芯片首次掉电时，由于电荷充电电路输出端上已经存在一个低于电源一个阈值电压的电压，此时电源电压降为地电平，这时DN构成的等效二极管则由反偏状态转换为正偏状态，电荷充电电路模块中的等效电容中的电荷通过此二极管形式接法的NMOS晶体管对地电平进行放电，DN构成的二极管的等效电阻约为100K欧姆，推算等效电容的放电时间比充电时间快了1000倍左右，即放电时间约为0.01～1ms。

本实用新型实施例的可防电源跌落的复位控制电路结构如图2所示：与实施例图1唯一不同在于DN变为了DP，其中DP为P型晶体管构成的反偏二极管，包括了DP二极管形式反偏连接方式的PMOS管，P2正偏二极管连接方式的PMOS管，CN晶体管的漏极源极相连构成的电容连接方式的NMOS晶体管，P3和N3具体构成了倒相器电路，P4和N4构成第二级倒相器电路，其中后两级倒相器电路为电荷充电电路输出电压的整形电路结构。

本实用新型电荷放电电路可用以反偏方式连接的二极管代替MOS管。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (3)

1.一种可多次连续复位的复位电路，包括电荷充电电路、第一倒相器和第二倒相器，其特征在于：还包括电荷放电电路；电荷放电电路的输出端与电荷充电电路的充电电容端相连接；

所述的电荷放电电路由反偏MOS管或者二极管构成。

2.根据权利要求1所述的一种可多次连续复位的复位电路，其特征在于：所述的电荷充电电路包括第二MOS管(P2)和NMOS管(CN)，电荷放电电路中第五MOS管(DN)为NMOS管；其中，第五MOS管(DN)的漏极与电源(VDD)相连接，源极与栅极相连接，源极与NMOS管(CN)的栅极相连接。

3.根据权利要求1所述的一种可多次连续复位的复位电路，其特征在于：所述的电荷充电电路包括第二MOS管(P2)和NMOS管(CN)，电荷放电电路中第五MOS管(DP)为PMOS管；其中，第五MOS管(DP)的源极与电源(VDD)相连接，源极与栅极相连接，漏极与NMOS管(CN)的栅极相连接。