CN203871322U - 一种应用于高速宽带光互连的硅通孔器件 - Google Patents
一种应用于高速宽带光互连的硅通孔器件 Download PDFInfo
- Publication number
- CN203871322U CN203871322U CN201420038087.7U CN201420038087U CN203871322U CN 203871322 U CN203871322 U CN 203871322U CN 201420038087 U CN201420038087 U CN 201420038087U CN 203871322 U CN203871322 U CN 203871322U
- Authority
- CN
- China
- Prior art keywords
- silicon
- tsv
- interconnection
- deep hole
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 58
- 239000010703 silicon Substances 0.000 title claims abstract description 58
- 230000003287 optical effect Effects 0.000 title abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 abstract description 10
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 239000012774 insulation material Substances 0.000 abstract 4
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 241000218202 Coptis Species 0.000 description 2
- 235000002991 Coptis groenlandica Nutrition 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000005622 photoelectricity Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型公开了一种应用于高速宽带光互连的硅通孔器件,本实用新型采用的是先刻蚀出宽环以填充绝缘材料,然后刻蚀被绝缘环包围的硅形成TSV深孔,最后在TSV深孔内填充金属和正面光子器件的电极形成互连。且宽环的形成增加了绝缘层的厚度,同时有利于绝缘材料的填充,这样大大地降低TSV寄生电容,有利于高速宽带信号传输;同时,TSV在绝缘材料填充后形成,避免了传统工艺中需要在TSV金属化时先选择性的刻蚀掉TSV底部的绝缘材料及由此带来的许多工艺难题,更有利于从背面连接到Wafer正面光子器件的电极。本实用新型采用背面集成CMOS器件,正面集成Si光子器件,可以给光子部分单片集成设计提供更大的自由度、也保证未来光源耦合方式可以有更多的选择。
Description
技术领域
本实用新型涉及微电子技术领域,尤其涉及一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件。
背景技术
在光电模块中,主要包括两个部分:光学部分芯片和匹配及控制电路。其中,光子芯片主要包括有源和无源的两种。有源的主要包括光电调制器(modulator)、光电探测器(photodetector),无源器件则主要是一些复用/解复用(mux、demux)和光学波导等。电芯片则主要涉及到光电调制器的驱动(Driver)、光电探测器的放大器(跨阻放大器TIA或者限制放大器LA或者其他类型的放大器)、还有其他一些匹配和控制电路,例如时钟恢复(CDR)、串并转换(Serdes)、开关电路(Switches)等。
首先,硅基光传输模块的领域内,目前比较新的技术是把硅基光子器件和电学芯片两者都通过传统CMOS工艺直接印制在硅wafer上,例如Cisco的CPAK100G光模块,还有IBM采用90nm COMS工艺将电学和光学部分(除激光器之外的硅基光子器件)实现片上集成。对于这种采用成熟的COMS工艺来完成光学部分的新技术,很多公司和研究团队认为在设计和量产中会有各种问题出现,例如Intel就认为,按照摩尔定律的发展,COMS的工艺节点势必会越来越小,Intel自己的14nm Broadwell已经宣布会在2014年第一季度开始投产。而对于光子器件而言,其工艺量级还停留在几十微米或者是几百纳米,这个节点的工艺足以保证现有光学器件的性能实现。二者在工艺节点不匹配的发展趋势决定了把光学和电学部分利用同种COMS工艺来完成,显然不合适,从成本控制来考虑,也不是最佳的选择。
其次,比较常见的这类光电模块多是集成在PCB板上,将分立的光芯片和与之对应的电芯片通过wire bonding和Flip-Chip的方式分别进行装配。其中wire bonding方式虽然装配方便,但是因为损耗等问题,在高频高速***中RC延迟和电感效应明显这些缺陷使其应用受限,需要尽可能缩短wire bonding金线的长度来减小损耗,在未来百吉以太网甚至Tbit传输的***中,几乎难以应用。Flip-Chip的方式因为采用直接互连的方式,可以很大程度的避免金线的损耗,但是随着COMS芯片工艺节点的不断缩小,而继续降低PCB版的电路线宽和间距难度较大,目前工艺水平仍然停留在微米量级,如果要把已经是封装体的电芯片装配到PCB基板上,显然会增加成本和功耗,也不利于紧凑型、小型化集成。
对于光子器件和电子器件分立贴片的共面装配形式,必须要考虑的一个问题就是贴片空间的分配,要求在光子集成芯片在设计之初不仅要考虑光源的耦合形式和预留相应的空间之外,还需要为电学芯片预留合适的空间,增加了设计人员的设计成本,也不利于光子集成的最优化设计。另一个重要问题是如何兼容光器件的制造工艺和传统MOS器件及金属布线工艺的匹配,在不影响硅基光子器件的提前下,实现光子器件和电子芯片的高速高密度互连。
实用新型内容
本部分的目的在于概述本实用新型的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和实用新型名称中可能会做些简化或省略以避免使本部分、说明书摘要和实用新型名称的目的模糊,而这种简化或省略不能用于限制本实用新型的范围。
鉴于上述和/或现有高速宽带光互连的硅通孔器件中存在的问题,提出了本实用新型。
因此,本实用新型的一个目的是提供一种应用于高速宽带光互连的硅通孔器件,在不影响硅基光子器件的提前下,实现光子器件和电子芯片的高速高密度互连。
为解决上述技术问题,本实用新型提供了如下技术方案:一种应用于高速宽带光互连的硅通孔器件,包括,实现了光子器件单片集成的半导体衬底,所述半导体衬底具有正面和背面,所述半导体衬底上设置有光子器件,所述光子器件具有接触区,所述接触区与电极相连接;绝缘层,所述绝缘层填充于绝缘环内以及所述半导体衬底的背面;TSV深孔,所述TSV深孔由TSV深孔内壁向TSV深孔中心依次设置有阻挡层、种子层以及导电金属,其一端与所述背面的第一RDL和第一凸点相连接,另一端与所述正面的电极底端边缘相连接;第一电子器件与所述第一凸点形成电性连接;第二电子器件与所述第二凸点形成电性连接。
作为本实用新型所述应用于高速宽带光互连的硅通孔器件的一种优选方案,其中:所述半导体衬底为绝缘体上硅晶片,所述绝缘体上硅晶片包括顶部硅层,硅衬底,以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层,所述绝缘体上硅晶片具有第一主面和第二主面。
作为本实用新型所述应用于高速宽带光互连的硅通孔器件的一种优选方案,其中:所述应用于高速宽带光互连的硅通孔器件还包括,基板,所述基板与所述第三凸点相连接。
作为本实用新型所述应用于高速宽带光互连的硅通孔器件的一种优选方案,其中:所述绝缘环先于所述TSV深孔形成。
本实用新型提供了一种应用于高速宽带光互连的硅通孔器件,与现有技术相比,其有益效果为:
(1)省去光电模块中光子芯片的单独制造、分别对准、逐个装配步骤;进而实现在SOI wafer上硅基光子器件单片集成工艺;
(2)充分借用CMOS工艺完成电子芯片的制造,进而大幅降低光电混合集成的成本;
(3)能够减小模块尺寸,增加光网络设备的端口密度,降低功耗;
(4)利用TSV(Through-Silicon Via)技术,在已经完成单片集成有源无源光子器件的Silicon photonics wafer上进行通孔和再布线,为光芯片及其控制芯片提供超短距离电气互连,能够提高集成密度,降低互连线对高频高速的影响;
(5)SOI wafer上的RDL更适合装配性能更高、技术节点不断缩小的先进COMS电芯片;
(6)适合片上光电三维集成;实现高速计算、高速宽带信号传输。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:
图1~图10为本实用新型所述一种应用于高速宽带光互连的硅通孔器件的制造方法的各步骤得到的产品的示意图;
图11为本实用新型键合晶圆载板的半导体衬底的示意图;
图12为本实用新型减薄键合晶圆载板的半导体衬底后的示意图,与图11相比,图12所述背面的半导体衬底厚度要薄;
图13为本实用新型应用于高速宽带光互连的硅通孔器件的制造方法的流程示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图对本实用新型的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型,但是本实用新型还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广,因此本实用新型不受下面公开的具体实施例的限制。
其次,本实用新型结合示意图进行详细描述,在详述本实用新型实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本实用新型保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本实用新型提出了一种应用于高速宽带光互连的硅通孔器件的制造方法700,请参考图13所示,该制造方法包括如下步骤:
步骤710,首先提供一已经完成光子器件单片集成的半导体衬底,所述半导体衬底具有正面和背面,其上设置有光子器件,所述光子器件具有接触区,所述接触区与电极相连接。
具体的,如图1所示,在光子器件100上或者周围设置接触区101,在接触区101上与电极102相连接。所述的光子器件100包括有源器件和/或无源器件,可以为硅光电调制器和/或锗光电探测器和/或阵列波导光栅等。
在此实施方式中,半导体衬底采用绝缘体上硅晶片,其包括了顶部硅层,硅衬底,以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层。
其中,锗光电探测器有源区在所述顶部硅层的上部,阵列波导光栅(AWG)以及硅光电调制器在顶部硅层制造。
步骤720,自所述背面刻蚀形成绝缘环至所述正面的电极底端边缘处。
如图2所示,从背面开始,经过光刻刻蚀形成空环,即绝缘环200,且绝缘环200直通至正面的电极102底端边缘处。
步骤730,在所述绝缘环内部以及所述背面填充绝缘材料,使得绝缘环内以及背面形成绝缘层300。
如图3所示,在此实施方式中,通过TEOS(tetra-ethyl-ortho-silicate)工艺沉积绝缘层300,以绝缘好半导体衬底的背面以及填充绝缘环200。需要指出的是,此步骤中沉积绝缘层300,其填充方式TEOS(tetra-ethyl-ortho-silicate)只是一种有可能的实现方式,而不应视为对本实用新型“沉积绝缘层300”的限制。其中,所述绝缘环200内填充的绝缘材料(即沉积形成的绝缘层300),应该是一种具有良好的填充性能和低K值的材料。
步骤740,自背面的绝缘层光刻刻蚀掉所述绝缘环形成的内圆部分形成TSV深孔直至所述正面的电极底端边缘处。
如图4所示,将上步骤中由绝缘环200形成的内圆部分给光刻刻蚀掉,形成TSV深孔400,刻蚀掉的部分依次包括绝缘环200形成的内圆部分对应的绝缘层300上的绝缘材料以及绝缘环200环围的硅衬底、氧化物绝缘层、顶部硅层以及顶部钝化层,直至正面的电极102底端边缘处。作为本领域技术人员应该知道,目前TSV深孔400在正面都是和光子器件的电极102相连;但其实也有另一个方法,就是TSV深孔400可以和光子器件的欧姆接触相连,即形成与所述半导体衬底上的金属接触互连。在此实施方式中,仅以TSV深孔400在正面与光子器件的电极102相连的方式示出,并不仅限于此种方式。
步骤750,在绝缘层上以及TSV深孔内依次沉积阻挡层和种子层,并在TSV深孔中填充导电金属。
如图5~图7所示,先在绝缘层300上沉积阻挡层401,而后在所述阻挡层401表面上沉积种子层402,最后在背面以及TSV深孔400中填充导电金属403,可以选择填满导电金属403或者不填满导电金属403,在此实施方式中,所填充的导电金属403可以为铜或者钨等。
步骤760,在背面形成与所述TSV深孔内的导电金属相电性连接的第一RDL和第一凸点,以及第二RDL和第二凸点、第三RDL和第三凸点。
如图8所示,对背面的阻挡层401和种子层402进行刻蚀;然后,在所述背面形成与TSV深孔400内的导电金属403相电性连接的第一RDL500和第一凸点501,能够与电子器件相连接的第二RDL502和第二凸点503,以及能够与基板相连接的第三RDL504和第三凸点505。
步骤770,将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接。
如图9所示,通过切片、背面倒贴电芯片,使得第一凸点501、第二凸点503分别与第一电子器件600以及第二电子器件601相连接,完成应用于高速宽带光互连的硅通孔器件。
当然,在将第一凸点501、第二凸点503分别与第一电子器件600以及第二电子器件601相连接后,再将第三凸点505与基板800相连接,完成到基板800的装配。如图10所示。
在另一实施方式中,一并参考应用于高速宽带光互连的硅通孔器件的制造方法700,在此不一一累述。为了保证加工时实现了光子器件单片集成的半导体衬底的厚度,在提供一已经完成光子器件单片集成的半导体衬底后,可以先在正面临时键合晶圆载板900,以保证整体的厚度,而后减薄所述半导体衬底,如图11、图12所示,与图11相比,图12所述背面的半导体衬底厚度要薄。然后再经自所述背面刻蚀形成绝缘环200至所述正面的电极底端边缘处等工艺,直至将所述第一凸点501、第二凸点503分别与第一电子器件600、第二电子器件601相连接前,再解除临时键合,去掉晶圆载板900,参见图8所示。最终完成应用于高速宽带光互连的硅通孔器件的制造。
本实用新型还提供了一种硅基光互连器件,在一个实施例中,参见图1~图9,其包括了,集成了光子器件100的半导体衬底,所述半导体衬底具有正面和背面,所述半导体衬底上设置有光子器件100,所述光子器件100具有接触区101,所述接触区101与电极102相连接;绝缘层300,所述绝缘层300填充于绝缘环200内以及所述半导体衬底的背面;TSV深孔400,且由TSV深孔400内壁向TSV深孔400中心依次设置有阻挡层401、种子层402以及导电金属403,其一端与所述背面的第一RDL500和第一凸点501相连接,另一端与所述正面的电极102底端边缘相连接;第一电子器件600,且第一电子器件600与所述第一凸点501形成电性连接;第二电子器件601,且第二电子器件601与所述第二凸点503形成电性连接。
在另一个实施例中,参见图1~图10,通过第三凸点505与基板800相连接,完成到基板800的装配,故应用于高速宽带光互连的硅通孔器件还包括了基板800。
半导体衬底可以采用包括了顶部硅层,硅衬底,以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层的绝缘体上硅。
由此可见,不同于常规的Via-last TSV工艺,即先刻蚀出TSV,再沉积绝缘材料,再选择性的刻蚀掉TSV底部的绝缘材料,最后在TSV内填充金属和Wafer正面光子器件的电极形成互连;本实用新型采用的是先刻蚀出宽环以填充绝缘材料,然后刻蚀被绝缘环包围的硅形成TSV深孔,最后在TSV深孔内填充金属和Wafer正面光子器件的电极形成互连。
本实用新型采用背面集成CMOS器件,正面单片集成多种Si光子器件,可以给光子部分单片集成设计提供更大的自由度、也保证未来光源耦合方式可以有更多的选择;且宽环的形成增加了绝缘层的厚度,同时有利于low-k材料的填充,这样大大地降低TSV寄生电容,有利于高速宽带信号传输;同时,TSV在绝缘材料填充后形成,避免了传统工艺中需要在TSV金属化时先选择性的刻蚀掉TSV底部的绝缘材料及由此带来的许多工艺难题,更有利于从背面连接到Wafer正面光子器件的电极。
应说明的是,以上实施例仅用以说明本实用新型的技术方案而非限制,尽管参照较佳实施例对本实用新型进行了详细说明,本领域的普通技术人员应当理解,可以对本实用新型的技术方案进行修改或者等同替换,而不脱离本实用新型技术方案的精神和范围,其均应涵盖在本实用新型的权利要求范围当中。
Claims (4)
1.一种应用于高速宽带光互连的硅通孔器件,其特征在于:包括,
实现了光子器件单片集成的半导体衬底,所述半导体衬底具有正面和背面,所述半导体衬底上设置有光子器件,所述光子器件具有接触区,所述接触区与电极相连接;
绝缘层,所述绝缘层填充于绝缘环内以及所述半导体衬底的背面;
TSV深孔,所述TSV深孔由TSV深孔内壁向TSV深孔中心依次设置有阻挡层、种子层以及导电金属,其一端与所述背面的第一RDL和第一凸点相连接,另一端与所述正面的电极底端边缘相连接;
第一电子器件与所述第一凸点形成电性连接;
第二电子器件与第二凸点形成电性连接。
2.根据权利要求1所述的应用于高速宽带光互连的硅通孔器件,其特征在于:
所述半导体衬底为绝缘体上硅晶片,所述绝缘体上硅晶片包括顶部硅层,硅衬底,以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层,所述绝缘体上硅晶片具有第一主面和第二主面。
3.根据权利要求1所述的应用于高速宽带光互连的硅通孔器件,其特征在于:所述应用于高速宽带光互连的硅通孔器件还包括,
基板,所述基板与第三凸点相连接。
4.根据权利要求1所述的应用于高速宽带光互连的硅通孔器件,其特征在于:所述绝缘环先于所述TSV深孔形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420038087.7U CN203871322U (zh) | 2014-01-21 | 2014-01-21 | 一种应用于高速宽带光互连的硅通孔器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420038087.7U CN203871322U (zh) | 2014-01-21 | 2014-01-21 | 一种应用于高速宽带光互连的硅通孔器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203871322U true CN203871322U (zh) | 2014-10-08 |
Family
ID=51652247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420038087.7U Expired - Lifetime CN203871322U (zh) | 2014-01-21 | 2014-01-21 | 一种应用于高速宽带光互连的硅通孔器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203871322U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103787264A (zh) * | 2014-01-21 | 2014-05-14 | 华进半导体封装先导技术研发中心有限公司 | 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 |
CN111312676A (zh) * | 2020-02-25 | 2020-06-19 | 杰华特微电子(杭州)有限公司 | 一种扇出型封装件及其制作方法 |
-
2014
- 2014-01-21 CN CN201420038087.7U patent/CN203871322U/zh not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103787264A (zh) * | 2014-01-21 | 2014-05-14 | 华进半导体封装先导技术研发中心有限公司 | 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 |
CN103787264B (zh) * | 2014-01-21 | 2016-06-15 | 华进半导体封装先导技术研发中心有限公司 | 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 |
CN111312676A (zh) * | 2020-02-25 | 2020-06-19 | 杰华特微电子(杭州)有限公司 | 一种扇出型封装件及其制作方法 |
CN111312676B (zh) * | 2020-02-25 | 2021-11-09 | 杰华特微电子股份有限公司 | 一种扇出型封装件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103787268B (zh) | 一种高速宽带硅光转接板的制造方法及硅基光互连器件 | |
CN203855403U (zh) | 一种硅基光互连器件 | |
CN103787264B (zh) | 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 | |
US8299555B2 (en) | Semiconductor optoelectronic structure | |
CN112687672B (zh) | 一种硅基光电子异质集成互连模组 | |
CN104752337A (zh) | 半导体结构及其形成方法 | |
KR20010102102A (ko) | 도파관 구조물 및 그 제조 방법 | |
TWI627708B (zh) | 具有保留處理晶圓部之裝置層轉移 | |
US20230003943A1 (en) | Manufacture of semiconductor device with optical transmission channel between optical coupler and outside of the semiconductor device | |
CN105336795A (zh) | 一种基于光栅接口的光子芯片封装结构及其制作方法 | |
CN115542458B (zh) | 异质异构集成光电微***及其制作方法 | |
WO2023179336A1 (zh) | 电光调制器及其制造方法 | |
CN203871322U (zh) | 一种应用于高速宽带光互连的硅通孔器件 | |
US9331051B2 (en) | Wafer scale technique for interconnecting vertically stacked dies | |
CN114400236A (zh) | 集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法 | |
KR20140100323A (ko) | 3차원 일체형 광전 집적회로 | |
US11740420B2 (en) | Optoelectronic device comprising an active photonic interposer to which a microelectronic chip and an electro-optical conversion chip are connected | |
CN112736073B (zh) | 一种硅基光计算异质集成模组 | |
CN212083723U (zh) | 基于硅光转接板技术的硅基光电子器件 | |
CN117406337A (zh) | 基于晶片到晶圆键合的异质光电融合集成*** | |
CN117059631A (zh) | 基于晶圆到晶圆键合的异质光电融合集成芯片及方法 | |
JP2010516057A (ja) | 多層デバイスの層の容量結合 | |
CN105807367B (zh) | 一种基于石墨烯光电器件的光电集成电路 | |
CN113671625A (zh) | 基于硅光转接板技术的硅基光电子器件及制备方法 | |
CN101996947B (zh) | 一种硅基光电器件集成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20141008 |