CN203840320U - 一种主控电路用***电路 - Google Patents
一种主控电路用***电路 Download PDFInfo
- Publication number
- CN203840320U CN203840320U CN201420261457.3U CN201420261457U CN203840320U CN 203840320 U CN203840320 U CN 203840320U CN 201420261457 U CN201420261457 U CN 201420261457U CN 203840320 U CN203840320 U CN 203840320U
- Authority
- CN
- China
- Prior art keywords
- port
- governor circuit
- resistance
- current
- branch road
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
本实用新型公开了集成电路领域的一种主控电路用***电路，主控电路上设有L1端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口，其中GND端口接地，L1端口通过第一限流电阻R1连接第一支路M1，L2端口通过第二限流电阻R2连接第二支路M2，VCC端口同时连接第一支路M1和第二支路M2；该***电路包括：放电电容C1、直流电压源Vs、限流电阻R4、二极管D1和放电电阻R3，放电电容C1的负极接地，正极接主控电路的VCC端口，直流电压源Vs负极接地，正极经过开关K接二极管D1的正极，二极管D1的负极接主控电路的VCC端口，限流电阻R4的一端接二极管D1的正极，另外一端接主控电路的CLK端口，放电电阻R3一端与主控电路的I/O端口连接，另一端接地。
Description
技术领域
本实用新型涉及集成电路领域的一种主控电路用***电路。
背景技术
集成电路中，主控电路的直流电压源Vs通过***电路给主控电路以及主控电路所控制的两个支路上的后段PMOS管供电。***电路通过给主控电路断电后再上电来切换主控电路所控制的两个支路的工作状态。
请参阅图1，现有技术中主控电路至少包括下列端口：L1端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口。GND端口接地，主控电路所控制的第一支路M1上的第一后段PMOS管Q1的栅极通过第一限流电阻R1与主控电路的L1端口连接，第二支路M2上的第二后段PMOS管Q2的栅极通过第二限流电阻R2与主控电路的L2端口连接。第一支路M1上的第一后段PMOS管Q1的源极以及第二支路M2上的第二后段PMOS管Q2的源极同时连接主控电路的VCC端口，从而实现第一支路M1同时与主控电路的L1端口及VCC端口的连接，以及第二支路M2同时与主控电路的L2端口及VCC端口的连接。第一支路M1上的第一后段PMOS管Q1的漏极，以及第二支路M2上的第二后段PMOS管Q2的漏极对应连接各自的后续电路。常规设计的主控电路中，I/O端口可连接并控制第三支路（图1中未显示），当L1端口或L2端口中的任意一个处于高电平状态时，I/O端口处于高电平状态，而当L1端口和L2端口同时处于低电平或同处于高电平状态时，I/O端口处于低电平状态。
主控电路用***电路包括：放电电容C1、直流电压源Vs、限流电阻R4、二极管D1和开关K，其中，放电电容C1负极接地，正极接主控电路的VCC端口，直流电压源Vs负极接地，正极通过开关K连接二极管D1的正极,二极管D1的负极接主控电路的VCC端口,限流电阻R4的一端连接主控电路的CLK端口，另外一端连接二极管D1的正极，使直流电压源Vs能够通过开关K对限流电阻R4和二极管D1的正极供电。
主控电路切换主控电路所控制的第一支路M1和第二支路M2的工作状态的原理如下：开关K闭合即第一次上电时，主控电路通过上升沿检测来切换第一支路M1的状态，第一后段PMOS管Q1导通，第一支路M1工作，第二支路M2不工作，L1端口处于低电平状态而L2端口处于高电平状态。当开关K断开后再闭合时，切换第二支路M2的状态，第二后段PMOS管Q2导通，第二支路M2工作，第一支路M1不工作，L2端口处于低电平状态而L1端口处于高电平状态。开关K第三次断开后闭合，第一后段PMOS管Q1和第二后段PMOS管Q2同时导通，第一支路M1和第二支路M2同时工作，即L1端口和L2端口同时处于低电平状态。再一次断开闭合开关K，则回到第一种状态，即第一支路M1工作，第二支路M2不工作，L1端口处于低电平状态而L2端口处于高电平状态，依次循环。图1中，主控电路的I/O端悬空,即未连接第三支路。
第一支路M1和第二支路M2均由直流电压源Vs供电，主控电路的记忆时间由放电电容C1的放电时间决定，第一支路M1或第二支路M2单独工作时，典型的容量为220uF的放电电容C1的放电时间为3s。当开关K断开后，第一支路M1或/和第二支路M2的供电及主控电路的记忆时间T必须依靠放电电容C1维持，主控电路的记忆时间T为放电电容C1的放电时间。第一支路M1或第二支路M2单独工作时，放电电容C1的放电时间一致。当第一支路M1和第二支路M2同时工作时，放电电容C1的放电过快导致主控电路记忆时间变短，开关K断开后，放电电容C1的放电时间只有第一支路M1或第二支路M2单独工作时的一半左右。引起主控电路同等时间切换状态无法记忆。
实用新型内容
本方法目的在于提供一种主控电路用***电路，其可以保证主控电路控制的两个支路无论是单独工作还是同时工作，主控电路都能在断电后，保持记忆时间的一致。
实现上述目的的一种技术方案是：一种主控电路用***电路，所述主控电路上设有L1端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口，其中所述GND端口接地，所述L1端口通过第一限流电阻R1连接第一支路M1，所述L2端口通过第二限流电阻R2连接第二支路M2，所述VCC端口同时连接所述第一支路M1和所述第二支路M2；
该***电路包括：放电电容C1、直流电压源Vs、开关K、限流电阻R4和二极管D1，所述放电电容C1的负极接地，正极接所述主控电路的VCC端口，所述直流电压源Vs负极接地，正极经过所述开关K接所述二极管D1的正极，所述二极管D1的负极接所述主控电路的VCC端口，所述限流电阻R4的一端接所述二极管D1的正极，另外一端接所述主控电路的CLK端口，
该***电路其还包括一端与所述主控电路的I/O端口连接，另一端接地的放电电阻R3。
进一步的，所述第一限流电阻R1、所述第二限流电阻R2、所述限流电阻R4的阻值为1～10KΩ,所述放电电阻R3的阻值为10～100KΩ，所述放电电容C1的容量为100～1000μF。
进一步的，该***电路还包括第一分压电阻R7和第二分压电阻R8，所述第一分压电阻R7和所述开关K串联，连接所述限流电阻R4与所述直流电压源Vs的正极，以及所述直流电压源Vs的正极与所述二极管D1的正极，所述第二分压电阻R8的一端连接所述限流电阻R4以及所述二极管D1的正极，另外一端接地，所述第一分压电阻R7和所述第二分压电阻R8均为可变电阻。
再进一步的，所述第二分压电阻R8并联有一个5V的稳压二极管Z1。
更进一步的，该***电路还包括一个一端连接所述主控电路的CLK端口，另外一端接地的滤波电容C2。
还要进一步的，所述第一限流电阻R1、所述第二限流电阻R2、所述限流电阻R4的阻值为1～10KΩ,所述放电电阻R3的阻值为10～100KΩ，所述放电电容的容量为100～1000μF，所述滤波电容C2的容量为1～1000nF。
再进一步的，所述主控电路为BL22P02型主控芯片。
进一步的，所述第一支路M1包括一个源极连接所述主控电路的VCC端口，栅极连接所述第一限流电阻R1的第一后段PMOS管Q1，所述第二支路M2包括一个源极连接所述主控电路的VCC端口，栅极连接所述第二限流电阻R2的第二后段PMOS管Q2。
再进一步的，所述第一支路M1还包括一个连接所述第一后段PMOS管Q1的源极和栅极的第一偏置电阻R5，所述第二支路M2还包括一个连接所述第二后段PMOS管Q2的源极和栅极的第二偏置电阻R6。
采用了本实用新型的一种主控电路用***电路的技术方案，即在主控电路的VCC端口增加一个接地的放电电阻R3的技术方案。其技术效果是：其可以保证主控电路控制的两个支路无论是单独工作还是同时工作，主控电路都能在断电后，保持记忆时间的一致。
附图说明
图1为现有技术的主控电路用***电路的电路示意图。
图2为本实用新型的一种主控电路用***电路的第一实施例电路示意图。
图3为本实用新型的一种主控电路用***电路的第二实施例电路示意图。
具体实施方式
请参阅图1，本实用新型的发明人为了能更好地对本实用新型的技术方案进行理解，下面通过具体地实施例，并结合附图进行详细地说明：
第一实施例：
请参阅图2，本实用新型的一种主控电路用***电路用于一种可同时控制两个支路工作状态的主控电路，该主控电路至少包括下列端口：L1端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口，当L1端口或L2端口中的任意一个处于高电平状态时，I/O端口处于高电平状态，而当L1端口和L2端口同时处于低电平或同处于高电平状态时，I/O端口处于低电平状态。主控电路的GND端口接地，主控电路所控制的第一支路M1上的第一后段PMOS管Q1的栅极通过第一限流电阻R1与主控电路的L1端口连接，第二支路M2上的第二后段PMOS管Q2的栅极通过第二限流电阻R2与主控电路的L2端口连接。第一支路M1上的第一后段PMOS管Q1的源极以及第二支路M2上的第二后段PMOS管Q2的源极同时连接主控电路的VCC端口，从而实现第一支路M1同时与主控电路的L1端口及VCC端口的连接，第二支路M2同时与主控电路的L2端口及VCC端口的连接。第一支路M1上的第一后段PMOS管Q1的漏极，以及第二支路M2上的第二后段PMOS管Q2的漏极对应连接各自的后续电路。
本实用新型的主控电路用***电路包括：放电电容C1、直流电压源Vs、开关K、限流电阻R4、二极管D1和放电电阻R3。其中放电电容C1的负极接地，正极接主控电路的VCC端口。直流电压源Vs负极接地，正极通过开关K接二极管D1的正极，二极管D1的负极接主控电路的VCC端口，限流电阻R4的一端接二极管D1的正极，另外一端接主控电路的CLK端口，从而直流电压源Vs可通过开关K向限流电阻R4和二极管D1供电。主控电路的I/O端口通过放电电阻R3接地。该主控电路用***电路的最大改进点就在于增加了一端与主控电路的I/O端口连接，另一端接地的放电电阻R3。
本实用新型的一种主控电路用***电路中增加放电电阻R3的目的在于：当，第一支路M1或第二支路M2中有任意一个支路处于工作状态，即L1端口或者L2端口中，有任意一个端口处于低电平状态，而另外一个端口处于高电平状态时，I/O端口处于高电平状态，主控电路可通过放电电阻R3对地放电。第一支路M1或第二支路M2同时工作，即L1端口和L2端口同时处于低电平状态时，I/O端口处于低电平状态，主控电路无法通过放电电阻R3对地放电。由于在L1端口所连接的第一支路M1或L2端口所连接的第二支路M2无论是同时工作还是单独工作，放电电容C1都同时进行两路放电。保证无论在第一支路M1或第二支路M2单独工作时，还是在第一支路M1和第二支路M2同时工作时，主控电路都能保证记忆时间一致。
本实施例中，放电电容C1的容量为100-1000uF，第一限流电阻R1的阻值为1-10KΩ,第二限流电阻R2的阻值为1-10KΩ,放电电阻R3的阻值为10-100KΩ,限流电阻R4的阻值为1-10KΩ。在第一支路M1和第二支路M2同时工作时，还是第一支路M1或第二支路M2单独工作时，放电电容C1的放电时间主要由放电电容C1的容量及放电电阻R3的阻值决定。
第二实施例：
请参阅图3，在本实用新型的一种主控电路用***电路，可用于如BL22P02主控芯片等主控电路。主控电路的GND端口接地。主控电路所控制的第一支路M1和第二支路M2通过第一限流电阻R1、第二限流电阻R2对应与主控电路的L1端口和L2端口连接。在第一实施例的基础上，第一支路M1上增加了一个连接第一后段PMOS管Q1的源极和栅极的第一偏置电阻R5。第二支路M2上增加了一个连接第二后段PMOS管Q2的源极和栅极的第二偏置电阻R6。主控电路通过控制第一后段PMOS管Q1和第二后段PMOS管Q2来切换第一支路M1和第二支路M2的工作状态。
本实用新型的主控电路用***电路包括：放电电容C1、直流电压源Vs、开关K、限流电阻R4、二极管D1和放电电阻R3。其中放电电容C1的负极接地，正极接主控电路的VCC端口。直流电压源Vs负极接地，正极通过开关K接二极管D1的正极，二极管D1的负极接主控电路的VCC端口，限流电阻R4的一端接二极管D1的正极，另外一端接主控电路的CLK端口，从而直流电压源Vs可通过开关K向限流电阻R4和二极管D1供电。主控电路的I/O端口通过放电电阻R3接地。该主控电路用***电路的最大改进点就在于增加了一端与主控电路的I/O端口连接，另一端接地的放电电阻R3。
本实用新型的一种***电路用主控电路，还增加了第一分压电阻R7和第二分压电阻R8。第一分压电阻R7的一端连接开关K，另外一端连接限流电阻R4以及二极管D1的正极，从而使直流电压源Vs必须通过第一分压电阻R7和开关K向限流电阻R4和二极管D1供电。第二分压电阻R8的一端接地，另外一端连接限流电阻R4以及二极管D1的正极。其中第一分压电阻R7和第二分压电阻R8均为可变电阻，其作用在于使限流电阻R4通过分压得到一个5V的稳定电压。其中，第二分压电阻R8还与一个5V的稳压二极管Z1并联，该稳压二极管Z1用来钳位分压后，主控电路的VCC端口的电压值，起到对主控电路的保护作用。该主控电路用***电路中，二极管D1的作用在于：防止开关K关断后，放电电容C1上的电压受第二分压电阻R8同时放电的影响，而影响主控电路的记忆时间。
此外，本实用新型的一种主控电路用***电路，还包括一个一端连接主控电路的CLK端口，另外一端接地的滤波电容C2。滤波电容C2的作用主要是滤波作用，防止干扰信号引起主控电路的CLK端口的误触发。
本实施例中，放电电容C1的容量为100-1000uF，第一限流电阻R1的阻值为10-10KΩ,第二限流电阻R2的阻值为10-10KΩ,放电电阻R3的阻值为10-100KΩ,限流电阻R4的阻值为1-10KΩ。滤波电容C2的容量一般为1-1000nF。
本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本实用新型，而并非用作为对本实用新型的限定，只要在本实用新型的实质精神范围内，对以上实施例的变化、变型都将落在本实用新型的权利要求书范围内。
Claims (9)
1.一种主控电路用***电路，所述主控电路上设有L1端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口，其中所述GND端口接地，所述L1端口通过第一限流电阻R1连接第一支路M1，所述L2端口通过第二限流电阻R2连接第二支路M2，所述VCC端口同时连接所述第一支路M1和所述第二支路M2；
该***电路包括：放电电容C1、直流电压源Vs、开关K、限流电阻R4和二极管D1，所述放电电容C1的负极接地，正极接所述主控电路的VCC端口，所述直流电压源Vs负极接地，正极经过所述开关K接所述二极管D1的正极，所述二极管D1的负极接所述主控电路的VCC端口，所述限流电阻R4的一端接所述二极管D1的正极，另外一端接所述主控电路的CLK端口，其特征在于：
其还包括一端与所述主控电路的I/O端口连接，另一端接地的放电电阻R3。
2.根据权利要求2所述的一种主控电路用***电路，其特征在于：所述第一限流电阻R1、所述第二限流电阻R2、所述限流电阻R4的阻值为1～10KΩ,所述放电电阻R3的阻值为10～100KΩ，所述放电电容C1的容量为100～1000μF。
3.根据权利要求1所述的一种主控电路用***电路，其特征在于：该***电路还包括第一分压电阻R7和第二分压电阻R8，所述第一分压电阻R7和所述开关K串联，连接所述限流电阻R4与所述直流电压源Vs的正极，以及所述直流电压源Vs的正极与所述二极管D1的正极，所述第二分压电阻R8的一端连接所述限流电阻R4以及所述二极管D1的正极，另外一端接地，所述第一分压电阻R7和所述第二分压电阻R8均为可变电阻。
4.根据权利要求3所述的一种主控电路用***电路，其特征在于：所述第二分压电阻R8并联有一个5V的稳压二极管Z1。
5.根据权利要求4所述的一种主控电路用***电路，其特征在于：该***电路还包括一个一端连接所述主控电路的CLK端口，另外一端接地的滤波电容C2。
6.根据权利要求5所述的一种主控电路用***电路，其特征在于：所述第一限流电阻R1、所述第二限流电阻R2、所述限流电阻R4的阻值为1～10KΩ,所述放电电阻R3的阻值为10～100KΩ，所述放电电容的容量为100～1000μF，所述滤波电容C2的容量为1～1000nF。
7.根据权利要求3～6所述的一种主控电路用***电路，其特征在于：所述主控电路为BL22P02型主控芯片。
8.根据权利要求1～6中任意一项所述的一种主控电路用***电路，其特征在于：所述第一支路M1包括一个源极连接所述主控电路的VCC端口，栅极连接所述第一限流电阻R1的第一后段PMOS管Q1，所述第二支路M2包括一个源极连接所述主控电路的VCC端口，栅极连接所述第二限流电阻R2的第二后段PMOS管Q2。
9.根据权利要求8所述的一种主控电路用***电路，其特征在于：所述第一支路M1还包括一个连接所述第一后段PMOS管Q1的源极和栅极的第一偏置电阻R5,所述第二支路M2还包括一个连接所述第二后段PMOS管Q2的源极和栅极的第二偏置电阻R6。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420261457.3U CN203840320U (zh) | 2014-05-20 | 2014-05-20 | 一种主控电路用***电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420261457.3U CN203840320U (zh) | 2014-05-20 | 2014-05-20 | 一种主控电路用***电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203840320U true CN203840320U (zh) | 2014-09-17 |
Family
ID=51518113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420261457.3U Withdrawn - After Issue CN203840320U (zh) | 2014-05-20 | 2014-05-20 | 一种主控电路用***电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203840320U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103973293A (zh) * | 2014-05-20 | 2014-08-06 | 上海贝岭股份有限公司 | 一种主控电路用***电路 |
-
2014
- 2014-05-20 CN CN201420261457.3U patent/CN203840320U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103973293A (zh) * | 2014-05-20 | 2014-08-06 | 上海贝岭股份有限公司 | 一种主控电路用***电路 |
| CN103973293B (zh) * | 2014-05-20 | 2016-11-23 | 上海贝岭股份有限公司 | 一种主控电路用***电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101860188B (zh) | 开关电源电路 | |
| CN104979860B (zh) | 电子装置的多段式放电电路及其多段式放电方法 | |
| CN105699735A (zh) | 电压检测电路 | |
| CN105048422A (zh) | 开关晶体管压降保持电路及其在锂电池保护电路中应用 | |
| CN203840320U (zh) | 一种主控电路用***电路 | |
| CN104914966A (zh) | 一种单片机自断电重启电路 | |
| CN206164350U (zh) | 一种开关管的驱动电路 | |
| CN202840563U (zh) | 充电电池保护电路 | |
| CN105182833B (zh) | 一种双电源供电及断电时序控制装置和方法 | |
| CN204721326U (zh) | 一种硬件延时复位电路及电子产品 | |
| CN104159358A (zh) | 一种手电筒驱动电路及移动终端 | |
| CN207910746U (zh) | 一种时序可控供电电路 | |
| CN103973293A (zh) | 一种主控电路用***电路 | |
| CN107528569A (zh) | 一种时序可控供电电路 | |
| CN100590974C (zh) | 检测控制电路及电子装置 | |
| CN113258552B (zh) | 一种防反接控制电路及其应用装置 | |
| CN204650218U (zh) | 一种单片机自断电重启电路 | |
| CN107394749A (zh) | 一种保护电路 | |
| CN203859545U (zh) | 带负载状态检测的多路独立限流输出的单芯片智能电源 | |
| CN102931826A (zh) | 一种延时供电电路、供电延时的方法及升压*** | |
| CN103746358B (zh) | 浪涌抑制电路、开关装置和机顶盒 | |
| CN103490604A (zh) | 一种设备电源迟滞保护电路 | |
| CN105891734A (zh) | 一种超低功耗电源检测电路 | |
| CN208571915U (zh) | 一种快速放电电路及装置 | |
| CN105450008A (zh) | ORing MOSFET控制电路及电源并联*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20140917 Effective date of abandoning: 20161012 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |