CN203774287U - 带散热功能的三维堆叠芯片 - Google Patents
带散热功能的三维堆叠芯片 Download PDFInfo
- Publication number
- CN203774287U CN203774287U CN201420107290.5U CN201420107290U CN203774287U CN 203774287 U CN203774287 U CN 203774287U CN 201420107290 U CN201420107290 U CN 201420107290U CN 203774287 U CN203774287 U CN 203774287U
- Authority
- CN
- China
- Prior art keywords
- chip
- heat
- unit
- sink unit
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000017525 heat dissipation Effects 0.000 title abstract description 8
- 238000004806 packaging method and process Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004033 plastic Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000004100 electronic packaging Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012530 fluid Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000001149 thermolysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型涉及电子封装技术领域，特别涉及一种带散热功能的三维堆叠芯片，包括顶层芯片单元、底层芯片单元及芯片基板。顶层芯片单元垂直连接在底层芯片单元的上方；芯片基板与底层芯片单元的底部连接。本实用新型提供的带散热功能的三维堆叠芯片，高热导率的散热单元制作工艺成熟、结构简单、制作成本低。散热单元将堆叠芯片热量直接从芯片内部传导至封装体外部进行散热，散热效率高。同时，在散热单元的上、下表面制作孔、槽、缝等结构，使散热层在长宽高尺寸一定的情况下，散热面积有效的增大，从而增加了散热单元的散热效率。
Description
技术领域
本实用新型涉及电子封装技术领域，特别涉及一种带散热功能的三维堆叠芯片。
背景技术
在三维堆叠的芯片结构中，内部芯片的热量难以散出，因此堆叠芯片的最高温度会出现在内部芯片中，而内部芯片节温太高，容易使芯片失效，限制了整个器件的集成度和功率的提高。目前，对三维堆叠芯片结构散热处理得最好的方案是在封装芯片的内部设置一定高度、宽度及长度的工艺微流道，液体从微流道进入，带走芯片传导至该散热结构的热量；这种方案微流道制作工艺要求高，加工难度大，制作成本高。
实用新型内容
本实用新型所要解决的技术问题是提供一种结构简单、成本较低，并且散热效果好的带散热功能的三维堆叠芯片。
为解决上述技术问题，本实用新型提供了一种带散热功能的三维堆叠芯片，包括顶层芯片单元、底层芯片单元及芯片基板；所述顶层芯片单元垂直连接在所述底层芯片单元的上方；所述芯片基板与所述底层芯片单元的底部连接。所述顶层芯片单元包括第一散热单元、第一芯片及第一塑封层；所述第一散热单元的上、下表面分别倒装互联至少一个所述第一芯片；所述塑封层填充在所述第一散热单元上、下两侧的所述第一芯片的装配区域。所述底层芯片单元包括第二散热单元、第二芯片及第二塑封层；所述第二散热单元的下表面倒装互联至少一个所述第二芯片；所述塑封层填充在所述第二散热单元下侧的所述第二芯片的装配区域。所述第一散热单元及所述第二散热单元为高热导率材料，所述第一散热单元及所述第二散热单元的上、下表面设置有散热槽。
进一步地，所述散热单元为高热导率的陶瓷基板或高热导率的硅基板。
进一步地，所述散热槽为圆锥形状，或为贯穿所述散热单元两端的三棱柱形状。
本实用新型提供的带散热功能的三维堆叠芯片，高热导率的散热单元制作工艺成熟、结构简单、制作成本低。散热单元将堆叠芯片热量直接从芯片内部传导至封装体外部进行散热，散热效率高。同时，在散热单元的上、下表面制作孔、槽、缝等结构，使散热层在长宽高尺寸一定的情况下，散热面积有效的增大，从而增加了散热单元的散热效率。
附图说明
图1为本实用新型实施例提供的带散热功能的三维堆叠芯片结构示意图；
图2为本实用新型实施例提供的设置有三棱柱形状散热槽的第一散热单元主视图；
图3为本实用新型实施例提供的设置有三棱柱形状散热槽的第一散热单元俯视图；
图4为本实用新型实施例提供的设置有圆锥形状散热槽的第一散热单元主视图；
图5为本实用新型实施例提供的设置有圆锥形状散热槽的第一散热单元俯视图；
图6为本实用新型实施例提供的顶层芯片单元结构示意图；
图7为本实用新型实施例提供的底层芯片单元结构示意图。
具体实施方式
参见图1-图7，本实用新型实施例提供的一种带散热功能的三维堆叠芯片，包括顶层芯片单元101、底层芯片单元201及芯片基板5。顶层芯片单元101垂直连接在底层芯片单元201的上方；芯片基板5与底层芯片单元201的底部连接。顶层芯片单元101包括第一散热单元2、第一芯片1及第一塑封层6；第一散热单元2的上、下表面分别倒装互联至少一个第一芯片1（本实用新型实施例中，第一散热单元2的上、下表面分别倒装互联两个第一芯片1）；塑封层6填充在第一散热单元2上、下两侧的第一芯片1的装配区域。底层芯片单元201包括第二散热单元3、第二芯片4及第二塑封层7；第二散热单元3的下表面倒装互联至少一个第二芯片4（本实用新型实施例采用两个第二芯片4）；第二塑封层7填充在第二散热单元3下侧的第二芯片4的装配区域。第一散热单元2及第二散热单元3为高热导率材料（如陶瓷材料或硅基材料）；参见图2-图5，第一散热单元2及第二散热单元3的上、下表面设置有多个散热槽；需要说明的是，在第一散热单元2和第二散热单元3的上、下表面的中间安装芯片的区域不刻蚀散热槽；散热槽为圆锥形状，或为贯穿散热单元（包括第一散热单元2和第二散热单元3）两端的三棱柱形状（采用三棱柱形状的散热槽时，多个散热槽互相平行）。本实用新型实施例中，散热单元为高热导率的陶瓷基板或高热导率的硅基板。
参见图1-图7，本实用新型实施例提供的带散热功能的三维堆叠芯片的制造方法为：步骤10：选取第一散热单元2及第二散热单元3，并在第一散热单元2和第二散热单元3的上、下表面刻蚀多个散热槽。第一散热单元2和第二散热单元3选用高热导率材料（如陶瓷材料或硅基材料），散热槽为圆锥形状，或为贯穿散热单元（包括第一散热单元2和第二散热单元3）两端的三棱柱形状（采用三棱柱形状的散热槽时，多个散热槽互相平行）。需要注意的是，第一散热单元2和第二散热单元3的上、下表面的中间安装芯片的区域不刻蚀散热槽。步骤20：选取一个已经刻蚀散热槽的第一散热单元2，在第一散热单元2的上、下表面分别倒装互联至少一个第一芯片1（本实用新型实施例中，第一散热单元2的上、下表面分别倒装互联两个第一芯片1），并用塑封剂（如底部填充胶）进行塑封，构成顶层芯片单元101，顶层芯片单元101的最底端为裸露的芯片金属球。步骤30：选取一个已经刻蚀散热槽的第二散热单元3，在第二散热单元3的下表面倒装互联至少一个第二芯片4（本实用新型实施例采用两个第二芯片4），并用塑封剂（如底部填充胶）进行塑封，形成底层芯片单元201，底层芯片单元201的最底端为裸露的芯片金属球。步骤40：将底层芯片单元201的顶部通过芯片连接材料（如异向导电胶）压合在顶层芯片单元101的底部；或将至少两个底层芯片单元201（本实用新型实施例采用两个）垂直堆叠形成一个芯片模块，将芯片模块的顶部通过芯片连接材料（如异向导电胶）压合在顶层芯片单元101的底部。步骤50：选取芯片基板5（环氧树脂基板或硅基板），将底层芯片单元201的底部通过芯片连接材料（如异向导电胶）连接在芯片基板5上；或使用多个底层芯片单元201形成的芯片模块时，将芯片模块的底部通过芯片连接材料（如异向导电胶）连接在芯片基板5上。
本实用新型实施例提供的带散热功能的三维堆叠芯片，高热导率的散热单元制作工艺成熟、结构简单、制作成本低。散热单元将堆叠芯片热量直接从芯片内部传导至封装体外部进行散热，散热效率高。同时，在散热单元的上、下表面制作孔、槽、缝等结构，使散热层在长宽高尺寸一定的情况下，散热面积有效的增大，从而增加了散热单元的散热效率。此外，散热单元除具有散热作用外，还具有连接和机械支撑的作用，能够减少芯片因过热而翘曲失效的问题。
最后所应说明的是，以上具体实施方式仅用以说明本实用新型的技术方案而非限制，尽管参照实例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。
Claims (3)
1.一种带散热功能的三维堆叠芯片，其特征在于，包括顶层芯片单元、底层芯片单元及芯片基板；所述顶层芯片单元垂直连接在所述底层芯片单元的上方；所述芯片基板与所述底层芯片单元的底部连接；
所述顶层芯片单元包括第一散热单元、第一芯片及第一塑封层；所述第一散热单元的上、下表面分别倒装互联至少一个所述第一芯片；所述塑封层填充在所述第一散热单元上、下两侧的所述第一芯片的装配区域；
所述底层芯片单元包括第二散热单元、第二芯片及第二塑封层；所述第二散热单元的下表面倒装互联至少一个所述第二芯片；所述塑封层填充在所述第二散热单元下侧的所述第二芯片的装配区域；
所述第一散热单元及所述第二散热单元为高热导率材料，所述第一散热单元及所述第二散热单元的上、下表面设置有散热槽。
2.根据权利要求1所述的带散热功能的三维堆叠芯片，其特征在于，所述散热单元为高热导率的陶瓷基板或高热导率的硅基板。
3.根据权利要求1所述的带散热功能的三维堆叠芯片，其特征在于，所述散热槽为圆锥形状，或为贯穿所述散热单元两端的三棱柱形状。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420107290.5U CN203774287U (zh) | 2014-03-10 | 2014-03-10 | 带散热功能的三维堆叠芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420107290.5U CN203774287U (zh) | 2014-03-10 | 2014-03-10 | 带散热功能的三维堆叠芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203774287U true CN203774287U (zh) | 2014-08-13 |
Family
ID=51291444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420107290.5U Expired - Lifetime CN203774287U (zh) | 2014-03-10 | 2014-03-10 | 带散热功能的三维堆叠芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203774287U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839903A (zh) * | 2014-03-10 | 2014-06-04 | 中国科学院微电子研究所 | 带散热功能的三维堆叠芯片及其制造方法 |
| CN105600739A (zh) * | 2014-11-14 | 2016-05-25 | 英特尔公司 | 从光子器件的热移除 |
| CN111508940A (zh) * | 2017-12-05 | 2020-08-07 | 首尔伟傲世有限公司 | 发光器件及显示设备 |
| US11862529B2 (en) | 2020-09-30 | 2024-01-02 | Huawei Technologies Co., Ltd. | Chip and manufacturing method thereof, and electronic device |
-
2014
- 2014-03-10 CN CN201420107290.5U patent/CN203774287U/zh not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839903A (zh) * | 2014-03-10 | 2014-06-04 | 中国科学院微电子研究所 | 带散热功能的三维堆叠芯片及其制造方法 |
| CN103839903B (zh) * | 2014-03-10 | 2016-09-28 | 中国科学院微电子研究所 | 带散热功能的三维堆叠芯片的制造方法 |
| CN105600739A (zh) * | 2014-11-14 | 2016-05-25 | 英特尔公司 | 从光子器件的热移除 |
| CN111508940A (zh) * | 2017-12-05 | 2020-08-07 | 首尔伟傲世有限公司 | 发光器件及显示设备 |
| US11862529B2 (en) | 2020-09-30 | 2024-01-02 | Huawei Technologies Co., Ltd. | Chip and manufacturing method thereof, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11133237B2 (en) | Package with embedded heat dissipation features | |
| JP6986074B2 (ja) | 高効率熱経路およびモールドアンダーフィルを有する積層型半導体ダイアセンブリ | |
| US11776877B2 (en) | Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths | |
| US9837396B2 (en) | Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods | |
| US11862611B2 (en) | Thermal transfer structures for semiconductor die assemblies | |
| US9190399B2 (en) | Thermally enhanced three-dimensional integrated circuit package | |
| JP6625599B2 (ja) | 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム | |
| JP6550140B2 (ja) | アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ | |
| CN203774287U (zh) | 带散热功能的三维堆叠芯片 | |
| TW200802757A (en) | Heat sink, integrated circuit package and the method of fabricating thereof | |
| US20120061059A1 (en) | Cooling mechanism for stacked die package and method of manufacturing the same | |
| CN102683302A (zh) | 一种用于单芯片封装和***级封装的散热结构 | |
| US11735495B2 (en) | Active package cooling structures using molded substrate packaging technology | |
| CN104134637B (zh) | 用于大功率逻辑芯片PoP封装的散热结构 | |
| CN103956347A (zh) | 一种3d封装芯片 | |
| US8884425B1 (en) | Thermal management in 2.5 D semiconductor packaging | |
| CN103839903A (zh) | 带散热功能的三维堆叠芯片及其制造方法 | |
| CN206819986U (zh) | 一种增强散热性能的ic封装结构 | |
| CN205723502U (zh) | 一种双层电路共用引脚的ic芯片 | |
| CN203826363U (zh) | 一种新型3d封装芯片 | |
| US20240170364A1 (en) | Semiconductor package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190506 Address after: 214135 China Sensor Network International Innovation Park D1, 200 Linghu Avenue, Wuxi New District, Jiangsu Province Patentee after: National Center for Advanced Packaging Co.,Ltd. Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140813 |
|
| CX01 | Expiry of patent term |