CN203733779U - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN203733779U CN203733779U CN201420044132.XU CN201420044132U CN203733779U CN 203733779 U CN203733779 U CN 203733779U CN 201420044132 U CN201420044132 U CN 201420044132U CN 203733779 U CN203733779 U CN 203733779U
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- metal column
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 69
- 238000004806 packaging method and process Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 230000008642 heat stress Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009931 harmful effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- -1 optional Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZCQWOFVYLHDMMC-UHFFFAOYSA-N Oxazole Chemical compound C1=COC=N1 ZCQWOFVYLHDMMC-UHFFFAOYSA-N 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 125000005605 benzo group Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013536 elastomeric material Substances 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型涉及一种半导体器件,包括:印刷电路板和芯片级封装结构;所述芯片级封装结构具有凸点下金属层、以及设置在所述凸点下金属层上表面的金属柱;其中,所述印刷电路板与所述金属柱之间焊接。在凸点下金属层上设置金属柱,该金属柱能够缓解热应力,能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极的断裂,减少了半导体封装结构的失效率。
Description
技术领域
本实用新型涉及半导体领域,尤其涉及一种半导体器件。
背景技术
图1是现有半导体器件中,芯片级封装结构的示意图,在半导体芯片201上有电极202,在半导体芯片201和电极202上选择性的覆盖有氧化硅或氮化硅等材料形成的钝化层203,在钝化层203上再有选择的形成一层聚酰亚胺PI或PBO等保护层204。然后通过半导体常用的图形转移法在半导体电极表面形成凸点下金属层(UBM),典型的UBM由溅射的钛层205和铜层206以及电镀镍层207组成,最后再在UBM上放置金属球208,回流后形成图1所示的半导体芯片级封装结构。这种半导体芯片级封装结构虽然在尺寸达到了最小化,但是散热性能较差。对于一些对散热有特殊要求的半导体芯片无法满足要求。同时,由溅射钛层、铜层和电镀镍层组成的UBM结构在这种封装结构安装在印刷电路板(PCB板)后,工作是由于热膨胀不均匀容易引起UBM层的断裂,从而造成整个结构失效。
实用新型内容
在下文中给出关于本实用新型的简要概述,以便提供关于本实用新型的某些方面的基本理解。应当理解,这个概述并不是关于本实用新型的穷举性概述。它并不是意图确定本实用新型的关键或重要部分,也不是意图限定本实用新型的范围。其目的仅仅是以简化的形式给出某些概念,以此作为稍后论述的更详细描述的前序。
本实用新型提供一种半导体器件,其芯片级封装结构能够提高散热性能,减少芯片级封装结构的失效率。
为了实现上述目的,本使用新型提供一种半导体器件,包括:印刷电路板和芯片级封装结构;所述芯片级封装结构具有凸点下金属层、以及设置在所述凸点下金属层上表面的金属柱;其中,所述印刷电路板与所述金属柱之间焊接。
相比于现有技术,本实用新型的有益效果在于,在凸点下金属层上设置金属柱,该金属柱能够缓解热应力,能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极的断裂,减少了半导体封装结构的失效率。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术半导体器件中芯片级封装结构的示意图;
图2为本实用新型半导体器件一种实施例的结构示意图;
图3为本实用新型半导体器件另一种实施例的结构示意图。
附图标记:
101-半导体芯片;102-电极;103-钝化层;104-保护层;105-粘附层;106-导电层;107-保护结构;108-金属柱;109-接触端子;110-凸起;111-散热金属层;116-焊料层;501-导电焊接剂;502-印刷电路板;503-翅片结构。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。在本实用新型的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,附图和说明中省略了与本实用新型无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本实用新型中的实施例,本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型以下各实施例中,实施例的序号和/或先后顺序仅仅便于描述,不代表实施例的优劣。对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
参见图2和3,本实用新型提供一种半导体器件,包括:印刷电路板502、凸点下金属层;金属柱108,设置在凸点下金属层的上表面;其中,印刷电路板502与金属柱108之间焊接连接。
当然,上述焊接连接可以使用导电焊接剂501,例如可以是锡膏,可选的,将锡膏涂覆在金属柱的上表面,用于焊接连接金属柱和印刷电路板。
在一种实施方式中,参见图2和3,芯片级封装结构,还包括:半导体芯片101、电极102、钝化层103、保护层104、散热金属层111。可选的,散热金属层111包括散热结构,以及将散热结构111固定在所述半导体芯片下表面的焊料层116。
散热结构可以是如图2所示的,散热结构表面形成有多个凸起110,每个凸起110之间彼此间隔,这种结构能够提高散热结构的表面积,以达到更好的散热效果。应该理解,散热金属层的具体结构可以有多种形式,上述形成有多个凸起110,并且凸起110之间彼此间隔是一种可选的实施方式,并不用于限制本实用新型,其它结构,能够加大散热结构表面积,提高芯片级封装结构的散热效果,避免或减少了凸点下金属层和者电极102因为受热膨胀而断裂。
在另一种实施方式中,散热结构还可以是如图3所示,具有多个长短不一的翅片结构503,其同样是加大了散热结构的表面积,以加大散热效率。
上述两种实施方式中,无论使用哪种,都是为了起到加大散热的目的,其它结构同样可以适用于本实用新型。可选的,散热金结构的表面积至少是半导体芯片101下表面积的一倍,以更好的起到散热效果,当然这里的倍数关系仅为可选的实施方式,并不用于限制本实用新型。
如上述,电极102设置在半导体芯片的上表面,上述凸点下金属层设置在电极102的上表面,钝化层103则覆盖半导体芯片101,并且钝化层103上还具有开口,使电极102从开口中露出,当然,钝化层103可以覆盖电极102的侧表面。保护层104覆盖上述钝化层103。凸点下金属层设置在电极102的上表面,并在凸点下金属层上设置金属柱108。散热金属层设置在半导体芯片101的下表面。
应该理解,上述半导体芯片101的上表面和下表面并不限定为半导体芯片101中固定的某个面,他们可以是彼此相对的两个面中的任意一个。当然,电极102的上表面至少一部分从钝化层103和保护层104中露出,凸点下金属层设置在电极102的露出的上表面。
在本实用新型的芯片级封装结构中,凸点下金属层上设置金属柱108,该金属柱108能够缓解热应力,能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极102的断裂,减少了半导体封装结构的失效率;同时,半导体芯片101下表面设置的散热金属层也有助于整个结构的散热,减少高温对凸点下金属层和电极102的不良影响,即提高了散热性能。当然,上述高温对凸点下金属层和电极102的不良影响包括热膨胀可能导致的结构断裂。
另外,在芯片级封装结构中的电极102和凸点下金属层还会因为受热不均匀而导致断裂,因为受热不均匀就会导致膨胀不均匀,从而电极或凸点下金属层上各部分因为膨胀的大小不同,从而断裂。因此在凸点下金属层上设置了金属柱108,以保证凸点下金属层的受热均匀,可选的金属柱108采用高度为40-110μm铜制成,可以很好的缓解热应力。
上述钝化层103以氧化硅、氮化硅或他们的混合物为材料制成,保护层104为纤维材料,例如聚酰亚胺(PI)或聚对苯撑苯并双口恶唑(PBO)。进一步,凸点下金属层包括由下至上层叠设置的粘附层105和导电层106,其中,粘附层为钛层,导电层为铜层。
在保护层104上表面以及环绕金属柱108外表面设置保护框架107,保护框架107的上表面可以与金属柱的上表面在同一平面。当然,因为金属柱设置在凸点下金属层上,因此凸点下金属层的外侧面可能也被保护框架107环绕覆盖。该保护框架可以是橡胶材料制成。
最后应说明的是:虽然以上已经详细说明了本实用新型及其优点,但是应当理解在不超出由所附的权利要求所限定的本实用新型的精神和范围的情况下可以进行各种改变、替代和变换。而且,本实用新型的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本实用新型的公开内容将容易理解,根据本实用新型可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
Claims (10)
1.一种半导体器件,其特征在于,包括:
印刷电路板和芯片级封装结构;
所述芯片级封装结构具有凸点下金属层、以及设置在所述凸点下金属层上表面的金属柱;
其中,所述印刷电路板与所述金属柱之间焊接。
2.根据权利要求1所述的半导体器件,其特征在于,
所述芯片级封装结构还包括半导体芯片,所述半导体芯片的上表面设置有电极,所述凸点下金属层设置在所述电极上;
在所述半导体芯片与所述上表面对应的下表面,设置散热金属层。
3.根据权利要求2所述的半导体器件,其特征在于,
所述散热金属层包括散热结构,以及将散热结构固定在所述半导体芯片下表面的焊料层。
4.根据权利要求3所述的半导体器件,其特征在于,
所述散热结构的表面形成多个凸起,每个凸起之间彼此间隔。
5.根据权利要求3所述的半导体器件,其特征在于,
所述散热结构为翅片结构。
6.根据权利要求4或5所述的半导体器件,其特征在于,
所述散热金属层的表面积是所述半导体芯片下表面面积的至少一倍。
7.根据权利要求2所述的半导体器件,其特征在于,
所述凸点下金属层为由下至上层叠设置的粘附层和导电层组成的层叠结构。
8.根据权利要求2所述的半导体器件,其特征在于,
所述芯片级封装结构还包括:
钝化层,覆盖所述半导体芯片,在所述钝化层上形成有开口,所述电极从所述开口处露出;
保护层,覆盖所述钝化层。
9.根据权利要求8所述的半导体器件,其特征在于,
在所述保护层上表面以及环绕所述金属柱外表面设置保护框架。
10.根据权利要求1-5、7-9中任意一项所述的半导体器件,其特征在于,
所述金属柱高度为40-110μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420044132.XU CN203733779U (zh) | 2014-01-23 | 2014-01-23 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420044132.XU CN203733779U (zh) | 2014-01-23 | 2014-01-23 | 半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203733779U true CN203733779U (zh) | 2014-07-23 |
Family
ID=51203830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420044132.XU Expired - Lifetime CN203733779U (zh) | 2014-01-23 | 2014-01-23 | 半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203733779U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108281404A (zh) * | 2015-04-30 | 2018-07-13 | 华为技术有限公司 | 一种集成电路管芯及制造方法 |
-
2014
- 2014-01-23 CN CN201420044132.XU patent/CN203733779U/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108281404A (zh) * | 2015-04-30 | 2018-07-13 | 华为技术有限公司 | 一种集成电路管芯及制造方法 |
US10607913B2 (en) | 2015-04-30 | 2020-03-31 | Huawei Technologies Co., Ltd. | Integrated circuit die and manufacture method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI631635B (zh) | 銅柱側壁保護 | |
TWI253697B (en) | Method for fabricating a flip chip package | |
US20150228553A1 (en) | Hybrid thermal interface material for ic packages with integrated heat spreader | |
TWI544584B (zh) | Copper substrate with barrier structure and manufacturing method thereof | |
CN100539091C (zh) | 晶片封装结构 | |
US20190006195A1 (en) | Chip encapsulating method and chip encapsulating structure | |
US11670612B2 (en) | Method for solder bridging elimination for bulk solder C2S interconnects | |
TW201911508A (zh) | 電子封裝件 | |
CN104037140B (zh) | 半导体装置 | |
TW201812932A (zh) | 電子封裝件及其製法 | |
JP6056490B2 (ja) | 半導体装置とその製造方法 | |
JP2015153811A (ja) | 半導体装置及びその製造方法 | |
CN103811451A (zh) | 芯片级封装结构 | |
CN203733779U (zh) | 半导体器件 | |
CN103811365A (zh) | 芯片级封装方法 | |
TWI525723B (zh) | 晶片封裝體結構及其形成方法 | |
US20180068922A1 (en) | Integrated circuit die and manufacture method thereof | |
US20130256873A1 (en) | System, method, and computer program product for preparing a substrate post | |
TW201515161A (zh) | 封裝結構及製造方法 | |
TW201521164A (zh) | 封裝堆疊結構及其製法 | |
TWI663781B (zh) | 多頻天線封裝結構 | |
TW200719417A (en) | Wafer structure with solder bump and method for producing the same | |
JP6379799B2 (ja) | 半導体装置 | |
CN103608915B (zh) | 电路模块 | |
CN102208387B (zh) | 连接球栅阵列封装组件的电路板及形成焊垫结构的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee after: TONGFU MICROELECTRONICS Co.,Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: NANTONG FUJITSU MICROELECTRONICS Co.,Ltd. |
|
CX01 | Expiry of patent term |
Granted publication date: 20140723 |
|
CX01 | Expiry of patent term |